La señalización diferencial de bajo voltaje ( LVDS ), también conocida como TIA/EIA-644 , es un estándar técnico que especifica las características eléctricas de un estándar de señalización diferencial en serie . LVDS funciona a bajo consumo y puede funcionar a velocidades muy altas utilizando cables de cobre de par trenzado económicos. LVDS es solo una especificación de capa física ; muchos estándares y aplicaciones de comunicación de datos la utilizan y agregan una capa de enlace de datos como se define en el modelo OSI sobre ella.
El LVDS se introdujo en 1994 y se ha vuelto popular en productos como televisores LCD, sistemas de entretenimiento para automóviles , cámaras industriales y sistemas de visión artificial, computadoras portátiles y tabletas , y sistemas de comunicaciones. Las aplicaciones típicas son video de alta velocidad, gráficos, transferencias de datos de cámaras de video y buses de computadora de propósito general .
Al principio, los proveedores de computadoras portátiles y pantallas LCD usaban comúnmente el término LVDS en lugar de FPD-Link para referirse a su protocolo, y el término LVDS se convirtió erróneamente en sinónimo de Flat Panel Display Link en el vocabulario de ingeniería de pantallas de video.
LVDS es un sistema de señalización diferencial , lo que significa que transmite información como la diferencia entre los voltajes en un par de cables; los dos voltajes de los cables se comparan en el receptor. En una implementación típica, el transmisor inyecta una corriente constante de 3,5 mA en los cables, y la dirección de la corriente determina el nivel lógico digital. La corriente pasa a través de una resistencia de terminación de aproximadamente 100 a 120 ohmios (adaptada a la impedancia característica del cable para reducir las reflexiones) en el extremo receptor y luego regresa en la dirección opuesta a través del otro cable. Según la ley de Ohm , la diferencia de voltaje a través de la resistencia es, por lo tanto, de aproximadamente 350 mV . El receptor detecta la polaridad de este voltaje para determinar el nivel lógico.
Mientras haya un acoplamiento estrecho de los campos eléctrico y magnético entre los dos cables, el LVDS reduce la generación de ruido electromagnético. Esta reducción de ruido se debe al flujo de corriente igual y opuesta en los dos cables, lo que crea campos electromagnéticos iguales y opuestos que tienden a cancelarse entre sí. Además, los cables de transmisión acoplados estrechamente reducirán la susceptibilidad a la interferencia de ruido electromagnético porque el ruido afectará por igual a cada cable y aparecerá como un ruido de modo común. El receptor LVDS no se ve afectado por el ruido de modo común porque detecta el voltaje diferencial, donde el ruido de modo común afecta a ambos pares por igual, lo que da como resultado que no haya una diferencia de voltaje relativa entre ellos.
El hecho de que el transmisor LVDS consuma una corriente constante también exige mucho menos desacoplamiento de la fuente de alimentación y, por lo tanto, produce menos interferencias en las líneas de alimentación y tierra del circuito de transmisión. Esto reduce o elimina fenómenos como el rebote de tierra que se observan típicamente en líneas de transmisión con terminación única donde los niveles lógicos altos y bajos consumen corrientes diferentes, o en líneas de transmisión sin terminación donde una corriente aparece abruptamente durante la conmutación.
El bajo voltaje en modo común (el promedio de los voltajes en los dos cables) de aproximadamente 1,2 V permite utilizar LVDS con una amplia gama de circuitos integrados con voltajes de suministro de energía de hasta 2,5 V o menos. Además, existen variaciones de LVDS que utilizan un voltaje en modo común más bajo. Un ejemplo es el sub-LVDS (introducido por Nokia en 2004) que utiliza un voltaje en modo común típico de 0,9 V. Otro es la señalización de bajo voltaje escalable para 400 mV (SLVS-400) especificada en JEDEC JESD8-13 de octubre de 2001, donde el suministro de energía puede ser tan bajo como 800 mV y el voltaje en modo común es de aproximadamente 400 mV.
La baja tensión diferencial, de unos 350 mV, hace que el LVDS consuma muy poca energía en comparación con otras tecnologías de señalización. Con una tensión de alimentación de 2,5 V, la potencia para controlar 3,5 mA se convierte en 8,75 mW, en comparación con los 90 mW que disipa la resistencia de carga para una señal RS-422 .
Niveles lógicos: [1]
LVDS no es el único sistema de señalización diferencial de bajo consumo en uso, otros incluyen la E/S serial Fairchild Current Transfer Logic.
En 1994, National Semiconductor introdujo LVDS, que más tarde se convirtió en un estándar de facto para la transferencia de datos a alta velocidad. [2] : 8
El LVDS se hizo popular a mediados de los años 90. Antes de eso, las resoluciones de los monitores de ordenador no eran lo suficientemente grandes como para necesitar velocidades de datos tan rápidas para gráficos y vídeo. Sin embargo, en 1992 Apple Computer necesitaba un método para transferir múltiples flujos de vídeo digital sin sobrecargar el NuBus existente en la placa base . Apple y National Semiconductor ( NSC ) crearon QuickRing , que fue el primer circuito integrado que utilizó LVDS. QuickRing era un bus auxiliar de alta velocidad para datos de vídeo que evitaba el NuBus en los ordenadores Macintosh. Las aplicaciones multimedia y de supercomputadoras siguieron expandiéndose porque ambas necesitaban mover grandes cantidades de datos a través de enlaces de varios metros de longitud (desde una unidad de disco a una estación de trabajo, por ejemplo).
La primera aplicación comercialmente exitosa de LVDS fue en computadoras portátiles que transmitían datos de video desde unidades de procesamiento gráfico a pantallas planas usando el Flat Panel Display Link de National Semiconductor. El primer chipset FPD-Link redujo una interfaz de video de 21 bits de ancho más el reloj a solo 4 pares diferenciales (8 cables), lo que le permitió pasar fácilmente a través de la bisagra entre la pantalla y la computadora portátil y aprovechar las características de bajo ruido y la rápida velocidad de datos de LVDS. FPD-Link se convirtió en el estándar abierto de facto para esta aplicación para computadoras portátiles a fines de la década de 1990 y todavía es la interfaz de pantalla dominante en la actualidad [ ¿cuándo? ] en computadoras portátiles y tabletas. Esta es la razón por la que los proveedores de circuitos integrados como Texas Instruments, Maxim, Fairchild y Thine producen sus versiones del chipset FPD-Link.
Las aplicaciones de LVDS se expandieron a las pantallas planas para televisores de consumo a medida que aumentaban las resoluciones de pantalla y las profundidades de color. Para satisfacer esta aplicación, los chipsets FPD-Link continuaron aumentando la velocidad de datos y la cantidad de canales LVDS paralelos para cumplir con el requisito interno de TV de transferir datos de video desde el procesador de video principal al controlador de temporización del panel de visualización. FPD-Link (comúnmente llamado LVDS) se convirtió en el estándar de facto para esta interconexión de TV interna y sigue siendo la interfaz dominante para esta aplicación en 2012. [ cita requerida ]
La siguiente aplicación objetivo fue la transferencia de secuencias de vídeo a través de una conexión de cable externa entre un ordenador de sobremesa y una pantalla, o un reproductor de DVD y un televisor. NSC introdujo complementos de mayor rendimiento a FPD-Link, denominados estándares LVDS Display Interface (LDI) y OpenLDI . Estos estándares permiten una frecuencia de reloj de píxeles máxima de 112 MHz, suficiente para una resolución de pantalla de 1400 × 1050 ( SXGA+ ) a 60 Hz de refresco. Un enlace dual puede aumentar la resolución máxima de pantalla a 2048 × 1536 ( QXGA ) a 60 Hz. FPD-Link funciona con longitudes de cable de hasta unos 5 m, y LDI la extiende a unos 10 m. Sin embargo, la Interfaz Visual Digital (DVI) que utiliza TMDS sobre señales CML ganó la competición de estándares y se convirtió en el estándar para conectar externamente ordenadores de sobremesa a monitores, y HDMI acabó convirtiéndose en el estándar para conectar fuentes de vídeo digitales, como reproductores de DVD, a pantallas planas en aplicaciones de consumo.
Otra aplicación exitosa de LVDS es Camera Link , que es un protocolo de comunicación en serie diseñado para aplicaciones de visión artificial y basado en el chipset NSC llamado Channel Link que utiliza LVDS. Camera Link estandariza las interfaces de video para productos científicos e industriales, incluidas cámaras, cables y capturadores de imágenes. La Automated Imaging Association (AIA) mantiene y administra el estándar porque es el grupo comercial de visión artificial global de la industria .
Otros ejemplos de LVDS utilizados en buses de computadora son HyperTransport y FireWire , ambos de los cuales remontan su desarrollo al trabajo posterior a Futurebus , que también condujo a SCI . Además, LVDS es la señalización de la capa física en los estándares SCSI (Ultra-2 SCSI y posteriores) para permitir velocidades de datos más altas y longitudes de cable más largas. Serial ATA (SATA), RapidIO y SpaceWire utilizan LVDS para permitir la transferencia de datos a alta velocidad.
Intel y AMD publicaron un comunicado de prensa en diciembre de 2010 en el que indicaban que ya no darían soporte a la interfaz de panel LCD LVDS en sus líneas de productos a partir de 2013. Están promocionando el DisplayPort integrado y el DisplayPort interno como su solución preferida. [3] Sin embargo, la interfaz de panel LCD LVDS ha demostrado ser el método de menor costo para mover la transmisión de video desde una unidad de procesamiento de video a un controlador de temporización de panel LCD dentro de un televisor o una computadora portátil, y en febrero de 2018 los fabricantes de televisores LCD y computadoras portátiles continúan presentando nuevos productos que utilizan la interfaz LVDS.
LVDS se introdujo originalmente como un estándar de 3,3 V. La señalización de bajo voltaje escalable ( SLVS ) tiene un voltaje de modo común más bajo de 200 mV y una oscilación de pp reducida, pero por lo demás es igual que LVDS. [2] : 9
LVDS funciona tanto en transmisión de datos en paralelo como en serie . En transmisiones paralelas, varios pares diferenciales de datos transportan varias señales a la vez, incluida una señal de reloj para sincronizar los datos. En comunicaciones en serie, varias señales de un solo extremo se serializan en un solo par diferencial con una velocidad de datos igual a la de todos los canales de un solo extremo combinados. Por ejemplo, un bus paralelo de 7 bits de ancho serializado en un solo par que funcionará a una velocidad de datos 7 veces mayor que la de un canal de un solo extremo. Los dispositivos para convertir entre datos en serie y en paralelo son el serializador y el deserializador, abreviado como SerDes cuando los dos dispositivos están contenidos en un circuito integrado.
Como ejemplo, FPD-Link utiliza LVDS en una combinación de comunicaciones serializadas y paralelas. El FPD-Link original, diseñado para video RGB de 18 bits, tiene 3 pares de datos paralelos y un par de reloj, por lo que se trata de un esquema de comunicación paralelo. Sin embargo, cada uno de los 3 pares transfiere 7 bits serializados durante cada ciclo de reloj. Por lo tanto, los pares paralelos de FPD-Link transportan datos serializados, pero utilizan un reloj paralelo para recuperar y sincronizar los datos.
Las comunicaciones de datos en serie también pueden incorporar el reloj en el flujo de datos en serie. Esto elimina la necesidad de un reloj paralelo para sincronizar los datos. Existen varios métodos para incorporar un reloj en un flujo de datos. Un método consiste en insertar dos bits adicionales en el flujo de datos como bit de inicio y bit de parada para garantizar transiciones de bits a intervalos regulares para imitar una señal de reloj. Otro método es la codificación 8b/10b.
LVDS no especifica un esquema de codificación de bits porque es un estándar de capa física únicamente. LVDS admite cualquier esquema de codificación especificado por el usuario para enviar y recibir datos a través de un enlace LVDS, incluidos los datos codificados 8b/10b. Un esquema de codificación 8b/10b incorpora la información de la señal de reloj y tiene el beneficio adicional del equilibrio de CC. El equilibrio de CC es necesario para las rutas de transmisión acopladas a CA (como las rutas capacitivas o acopladas a transformador). También existen métodos de codificación con equilibrio de CC para el reloj incorporado de bit de inicio/bit de parada, que generalmente incluyen una técnica de codificación de datos. El punto clave en LVDS es la señalización de la capa física para transportar bits a través de cables. Es compatible con casi todas las técnicas de codificación de datos e incorporación de reloj.
Cuando un único par diferencial de datos seriales no es lo suficientemente rápido, existen técnicas para agrupar canales de datos seriales en paralelo y agregar un canal de reloj paralelo para la sincronización. Esta es la técnica utilizada por FPD-Link. Otros ejemplos de LVDS paralelos que utilizan múltiples pares LVDS y un reloj paralelo para la sincronización son Channel Link e HyperTransport .
También existe la técnica de aumentar el rendimiento de los datos agrupando varios canales de datos LVDS con reloj incorporado. Sin embargo, no se trata de LVDS paralelo porque no hay reloj paralelo y cada canal tiene su propia información de reloj. Un ejemplo de esta técnica es PCI Express, donde 2, 4 u 8 canales seriales codificados 8b/10b transportan datos de aplicación desde el origen hasta el destino. En este caso, el destino debe emplear un método de sincronización de datos para alinear los múltiples canales de datos seriales.
El estándar LVDS original solo preveía el control de una señal digital desde un transmisor a un receptor en una topología punto a punto. Sin embargo, los ingenieros que utilizaban los primeros productos LVDS pronto quisieron controlar varios receptores con un solo transmisor en una topología multipunto. Como resultado, NSC inventó Bus LVDS (BLVDS) como la primera variación de LVDS diseñada para controlar varios receptores LVDS. Utiliza resistencias de terminación en cada extremo de la línea de transmisión diferencial para mantener la integridad de la señal. La terminación doble es necesaria porque es posible tener uno o más transmisores en el centro del bus que controlen las señales hacia los receptores en ambas direcciones. La diferencia con los transmisores LVDS estándar era aumentar la salida de corriente para controlar las múltiples resistencias de terminación. Además, los transmisores deben tolerar la posibilidad de que otros transmisores controlen simultáneamente el mismo bus.
El LVDS punto a punto normalmente funciona a 3,5 mA. El LVDS multipunto o LVDS de bus (B-LVDS) puede funcionar hasta 12 mA. [2] : 9
Bus LVDS y LVDM (Low-Voltage Differential Multipoint) (de TI ) son estándares LVDS multipunto de facto . [ cita requerida ]
El LVDS multipunto ( MLVDS o M-LVDS [4] [5] ) es el estándar TIA (TIA-899). El estándar AdvancedTCA especificó el MLVDS para la distribución del reloj a través de la placa base hasta cada una de las placas del módulo informático del sistema.
MLVDS tiene dos tipos de receptores. El tipo 1 es compatible con LVDS y utiliza un umbral de +/− 50 mV. Los receptores tipo 2 permiten la señalización Wired-Or con dispositivos M-LVDS. Para M-LVDS:
La forma actual de LVDS fue precedida por un estándar anterior iniciado en Scalable Coherent Interface (SCI). SCI-LVDS era un subconjunto de la familia de estándares SCI y se especificó en el estándar IEEE 1596.3 de 1995. El comité SCI diseñó LVDS para interconectar sistemas de multiprocesamiento con una interfaz de bajo consumo y alta velocidad para reemplazar la lógica positiva acoplada a emisor (PECL).
El estándar ANSI / TIA / EIA -644-A (publicado en 2001) define el LVDS. Este estándar recomendaba originalmente una velocidad máxima de datos de 655 Mbit/s sobre un cable de cobre de par trenzado, pero hoy en día son comunes velocidades de datos de 1 a 3 Gbit/s en medios de transmisión de alta calidad. [6] Hoy en día, las tecnologías para la transmisión de señales de vídeo digitales de banda ancha como el LVDS también se utilizan en vehículos, en los que la señal transmitida como señal diferencial ayuda por razones de compatibilidad electromagnética. Sin embargo, se deben utilizar cables de par trenzado blindados de alta calidad junto con sistemas de conectores elaborados para el cableado. Una alternativa es el uso de cables coaxiales. Los estudios han demostrado que es posible, a pesar del medio de transferencia simplificado, dominar tanto la emisión como la inmunidad en el rango de alta frecuencia. Las futuras conexiones de vídeo de alta velocidad pueden ser más pequeñas, más ligeras y más baratas de realizar.
Las tecnologías de transmisión de vídeo en serie se utilizan ampliamente en el sector del automóvil para conectar cámaras, pantallas y dispositivos de control. Los datos de vídeo sin comprimir presentan algunas ventajas para determinadas aplicaciones. Los protocolos de comunicación en serie permiten ahora la transmisión de datos a velocidades de entre 3 y 4 Gbit/s y, por tanto, el control de pantallas con una resolución de hasta Full HD. La integración de los componentes serializador y deserializador en la unidad de control es sencilla y económica gracias a las bajas exigencias de hardware y software adicionales. Por el contrario, las soluciones de bus requieren la conexión de la transmisión de vídeo a un controlador de red correspondiente y, en caso necesario, recursos para la compresión de datos. Dado que para muchas aplicaciones no se requiere una red con todas las funciones en toda la arquitectura de vídeo y, para algunas conexiones, la compresión de datos no es factible debido a la pérdida de calidad de la imagen y a la latencia adicional, las tecnologías de transmisión de vídeo orientadas al bus son actualmente sólo parcialmente atractivas.