POWER1
El POWER1 es una CPU multichip desarrollada y fabricada por IBM que implementó la arquitectura del conjunto de instrucciones (ISA) POWER.
Estas versiones mejoradas tenían un reloj más alto que el POWER1 original, lo que fue posible gracias a procesos de fabricación de semiconductores mejorados.
El POWER1+ tenía una frecuencia ligeramente más alta que el POWER1 original, a 25, 33 y 41 MHz, mientras que el POWER1++ llevó la microarquitectura a sus frecuencias más altas: 25, 33, 41,6, 45, 50 y 62,5 MHz.
Los derivados directos del POWER1 son el RISC Single Chip (RSC), variante de un solo chip con características reducidas para sistemas RS/6000 de nivel de entrada, y el RAD6000, una variante resistente a la radiación del RSC para aplicaciones espaciales.
El POWER1 es notable ya que presentó una serie de novedades para IBM y la informática en general.
La compilador GCC de código abierto eliminó la compatibilidad con POWER1 (RIOS) y POWER2 (RIOS2) en la versión 4.5.
El esquema de almacenamiento se utiliza para evitar que la CPU monopolice el acceso a la memoria.
Debido a su diseño modular, IBM pudo crear dos configuraciones simplemente variando el número de DCU, RIOS-1 y RIOS.9.
Debido a la gran cantidad de chips con buses anchos, la PCB tiene ocho planos para enrutar cables, cuatro para alimentación y tierra y cuatro para señales.
En consecuencia, las llamadas a subrutinas y las interrupciones se tratan sin incurrir en penalizaciones de salto.
El resto de los campos podían ser utilizados por otras instrucciones.
La FXU contiene aproximadamente 0,5 millones de transistores, de los cuales 0,25 millones se utilizan para la lógica y 0,25 para la memoria, en un silicio que mide aproximadamente 160 mm².
En la mayoría de los procesadores, una multiplicación y una suma, que es común en el código de coma flotante técnico y científico, no se pueden ejecutar en un ciclo, como en el POWER1.
La memoria caché y los buses que conectan la DCU con los otros chips están protegidos por ECC.
Aunque las DCU proporcionan los medios para realizar la limpieza de la memoria, es la SCU la que controla el proceso.
