Se encuentran principalmente en las arquitecturas DSP y RISC más antiguas.
Un diseño sencillo insertaría burbujas en la segmentación después del salto hasta que la dirección de destino sea computada y cargada en el contador de programa.
Esto requiere inevitablemente que las nuevas implementaciones del hardware contengan componentes a mayores para asegurar que el comportamiento de la arquitectura se mantiene a pesar de no ser ya relevante.
Una carga puede ser satisfecha por la RAM por la caché, y puede ser ralentizada por la distribución de recursos.
El repertorio de instrucciones MIPS1 (utilizado en los procesadores R3000 y anteriores) sufre este problema.