Emitter-coupled logic

Puertas con diseños ECL se han implementado hasta con tubos de vacío, y por supuesto con transistores discretos.

En la actualidad puede parecer que 8 ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo estático) superan con creces esta prestación, pero en realidad la tecnología ECL también ha evolucionado tanto en diseño como en fabricación, y en la actualidad se consiguen retardos netamente inferiores al nanosegundo, con un consumo alto pero no desorbitado.

Es decir no sólo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito.

Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensión de referencia, que determina el umbral ALTO/BAJO y la otra rama con n transistores en paralelo a las n entradas.

Es común la presencia de pines de alimentación separados para estos últimos transistores ya que, a diferencia del par diferencial, su corriente varía con la señal si no están los dos transistores conectados a impedancias iguales.