Alpha 21064
El primer procesador Alpha fue un chip de prueba con nombre código EV3.
El chip de prueba (junto a simuladores y emuladores) fue usado también para expandir el firmware y los varios sistemas operativos que la compañía soportaba.
Entre otros: El 21064 fue el microprocesador de más altas prestaciones desde que fue introducido hasta 1993, cuando International Business Machines (IBM) introdujo el multi-chip POWER2.
Las cuatro primeras etapas de ambas líneas son idénticas y están implementadas por el I-Box.
Se realiza una predicción de salto en la lógica del I-box durante la etapa dos.
El I-box entonces controla que los datos requeridos por las dos instrucciones están disponibles en la etapa cuatro.
Si es así, se emiten las instrucciones, siempre que puedan estar vinculadas.
Las cuatro primeras etapas también quedan en espera en el caso de que no se puedan suministrar instrucciones debido a falta de recursos, dependencias u otras condiciones similares.
Estas TLB son llamadas también instruction translation buffers (ITBs).
Ambas ITBs son completamente asociativas y utilizan algoritmos de reemplazo del último no-usado.
Las ejecuciones a partir de la etapa cinco no pueden ser detenidas.
En la etapa siete, las instrucciones de enteros escriben sus resultados en el IRF.
La unidad de direccionamiento, también conocida como la "A-box", ejecutaba las instrucciones cargadas y almacenadas.
[9] Este TLB es referenciado como el data translation buffer (DTB).
El búffer de escritura mejoraba el rendimiento reduciendo el número de escrituras al bus del sistema mezclando datos de los almacenes adyacentes y por retrasos temporales en los mismos, permitiendo The write buffer improved performance by reducing the number of writes on the system bus by merging data from adjacent stores and by temporarily delaying stores, permitiendo servir las cargas más rápido mientras el bus del sistema no se utiliza.
Si se ejecuta la instrucción suma, el sumador calcula la diferencia de exponente, y una predicción usando uno o cero utilizando operandos de entrada para normalizar el resultado.
[10] Las divisiones de simple precisión (32 bit) y doble precisión (64-bit), las cuales no se ejecutan en conducto, tienen una latencia de 31 y 61 ciclos, respectivamente.
Soporta una caché secundaria externa opcional, conocida como la caché-B, con capacidad de 128 KiB a 16 MiB.
Se accede a la caché-B mediante el bus del sistema.
El ancho del bus es configurable, los sistemas que usan el 21064 pueden tener una interfaz externa de 64 bit.
El divisor de coma flotante tiene ahora menos latencia debido a una mejora que permite retirar dos bits por ciclo en promedio.
El Microprocessor Report reconoció al Alpha 21066 como el primer microprocesador con un controlador PCI integrado.
El Alpha 21066 estaba orientado a aplicaciones de bajo costo, específicamente computadoras personales corriendo Windows NT.
Digital usó varios modelos del Alpha 21066 en sus clientes Multia, placas madre original equipment manufacturer (OEM) AXPpci 33 y computadoras de una sola placa AXPvme.
Fuera de Digital, los usuarios incluyeron Aspen Systems en su workstation Alpine, Carrera Computers en su workstation Pantera I, NekoTech usó un modelo de 166& MHz en su computadora personal Mach 1-166, y Parsys en sus supercomputadoras Serie TransAlpha TA9000.
Digital usó varios modelos del 21066A en los productos que antes habían usado el 21066.
El Alpha 21068, introducido como el DECchip 21068, es una versión del 21066 para sistemas embebidos.
El Alpha 21068A, introducido como el DECchip 21068A, es una variante del 21066A para sistemas embebidos.
Debido al costo de desarrollo por parte de terceros, que deseaban desarrollar productos basados en el Alpha, Digital desarrolló un chipset estándar, el DECchip 21070 (Apecs), para los original equipment manufacturers (OEM, Fabricantes de Equipos Originales).
Usuarios del 21070 incluyeron a Carrera Computers para sus workstation Pantera y Digital en algunos modelos de las AlphaStations y de los AlphaServers monoprocesadores.
