En ingeniería electrónica , una vía a través de silicio ( TSV ) o vía a través de chip es una conexión eléctrica vertical ( vía ) que pasa completamente a través de una oblea o matriz de silicio . Las TSV son técnicas de interconexión de alto rendimiento que se utilizan como alternativa a la unión por cable y a los chips invertidos para crear paquetes 3D y circuitos integrados 3D. En comparación con alternativas como el paquete sobre paquete , la interconexión y la densidad del dispositivo son sustancialmente mayores, y la longitud de las conexiones se vuelve más corta.
Dependiendo del proceso de fabricación, existen tres tipos diferentes de TSV: los TSV de vía primero se fabrican antes de que se diseñen los componentes individuales ( transistores , condensadores , resistencias , etc.) ( front end of line , FEOL), los TSV de vía medio se fabrican después de que se diseñen los componentes individuales pero antes de las capas de metal ( back-end-of-line , BEOL), y los TSV de vía último se fabrican después (o durante) del proceso BEOL. [1] [2] Los TSV de vía medio son actualmente una opción popular para los circuitos integrados 3D avanzados , así como para las pilas de interpositores . [2] [3]
Las TSV en el extremo frontal de la línea (FEOL) deben tenerse muy en cuenta durante las fases de fabricación y de EDA , ya que las TSV inducen estrés termomecánico en la capa FEOL, lo que afecta el comportamiento del transistor . [4]
Los sensores de imagen CMOS (CIS) estuvieron entre las primeras aplicaciones en adoptar TSV en la fabricación en serie. En las aplicaciones iniciales de CIS, las TSV se formaban en la parte posterior de la oblea del sensor de imagen para formar interconexiones, eliminar las uniones por cable y permitir un factor de forma reducido e interconexiones de mayor densidad. El apilamiento de matrices se produjo recién con la llegada de los CIS con iluminación posterior (BSI) e implicó invertir el orden de la lente, los circuitos y el fotodiodo con respecto a la iluminación frontal tradicional, de modo que la luz que entraba por la lente primero llegaba al fotodiodo y luego a los circuitos. Esto se logró volteando la oblea del fotodiodo, adelgazando la parte posterior y luego uniéndola sobre la capa de lectura mediante un enlace de óxido directo, con TSV como interconexiones alrededor del perímetro. [5]
Un encapsulado 3D ( System in Package , Chip Stack MCM , etc.) contiene dos o más chips apilados verticalmente para que ocupen menos espacio y/o tengan mayor conectividad. Un tipo alternativo de encapsulado 3D se puede encontrar en la tecnología de encapsulado de portadores de silicio de IBM, donde los circuitos integrados no se apilan sino que se utiliza un sustrato portador que contiene TSV para conectar varios circuitos integrados juntos en un encapsulado. En la mayoría de los encapsulados 3D, los chips apilados se conectan por cable a lo largo de sus bordes; este cableado de borde aumenta ligeramente la longitud y el ancho del encapsulado y, por lo general, requiere una capa " intercaladora " adicional entre los chips. En algunos encapsulados 3D nuevos, las TSV reemplazan el cableado de borde creando conexiones verticales a través del cuerpo de los chips. El encapsulado resultante no tiene longitud ni ancho adicionales. Debido a que no se requiere un intercalador, un encapsulado 3D TSV también puede ser más plano que un encapsulado 3D cableado por el borde. Esta técnica TSV a veces también se conoce como TSS (apilamiento a través del silicio o apilamiento a través del silicio).
Un circuito integrado 3D (3D IC) es un circuito integrado único construido apilando obleas y/o matrices de silicio e interconectándolas verticalmente para que se comporten como un solo dispositivo. Al utilizar la tecnología TSV, los IC 3D pueden incluir una gran cantidad de funcionalidad en un "espacio" pequeño. Los diferentes dispositivos en la pila pueden ser heterogéneos, por ejemplo, combinando lógica CMOS , DRAM y materiales III-V en un solo IC. Además, las rutas eléctricas críticas a través del dispositivo se pueden acortar drásticamente, lo que conduce a un funcionamiento más rápido. El estándar de memoria DRAM 3D Wide I/O ( JEDEC JESD229) incluye TSV en el diseño. [6]
Los orígenes del concepto TSV se remontan a la patente de William Shockley "Semiconductive Wafer and Method of Making the Same" presentada en 1958 y concedida en 1962, [7] [8] que fue desarrollada posteriormente por los investigadores de IBM Merlin Smith y Emanuel Stern con su patente "Methods of Making Thru-Connections in Semiconductor Wafers" presentada en 1964 y concedida en 1967, [9] [10] la última describiendo un método para grabar un agujero a través del silicio. [11] TSV no fue diseñado originalmente para la integración 3D, pero los primeros chips 3D basados en TSV se inventaron más tarde en la década de 1980. [12]
Los primeros chips apilados de circuitos integrados tridimensionales (3D IC) fabricados con un proceso TSV se inventaron en Japón en la década de 1980. Hitachi presentó una patente japonesa en 1983, seguida por Fujitsu en 1984. En 1986, Fujitsu presentó una patente japonesa que describía una estructura de chip apilado utilizando TSV. [13] En 1989, Mitsumasa Koyonagi de la Universidad de Tohoku fue pionero en la técnica de unión de oblea a oblea con TSV, que utilizó para fabricar un chip LSI 3D en 1989. [13] [14] [15] En 1999, la Asociación de Tecnologías Electrónicas Superavanzadas (ASET) en Japón comenzó a financiar el desarrollo de chips IC 3D utilizando tecnología TSV, llamado proyecto "I+D sobre Tecnología de Integración de Sistemas Electrónicos de Alta Densidad". [13] [16] El Grupo Koyanagi de la Universidad de Tohoku utilizó la tecnología TSV para fabricar un chip sensor de imagen apilado de tres capas en 1999, un módulo de memoria de tres capas en 2000, un chip de retina artificial de tres capas en 2001, un microprocesador de tres capas en 2002 y un chip de memoria de diez capas en 2005. [14]
El método de interdifusión entre chips (ICV) fue desarrollado en 1997 por un equipo de investigación de Fraunhofer – Siemens que incluía a Peter Ramm, D. Bollmann, R. Braun, R. Buchner, U. Cao-Minh, Manfred Engelhardt y Armin Klumpp. [17] Era una variación del proceso TSV y más tarde se denominó tecnología SLID (interdifusión sólido-líquido). [18]
El término "vía a través del silicio" (TSV) fue acuñado por los investigadores de Tru-Si Technologies Sergey Savastiouk, O. Siniaguine y E. Korczynski, quienes propusieron un método TSV para una solución de empaquetado a nivel de oblea (WLP) 3D en 2000. [19]
Los sensores de imagen CMOS que utilizan TSV fueron comercializados por empresas como Toshiba , Aptina y STMicroelectronics durante 2007-2008, y Toshiba denominó su tecnología "Through Chip Via" (TCV). La memoria de acceso aleatorio (RAM) apilada en 3D fue comercializada por Elpida Memory , que desarrolló el primer módulo DRAM de 8 GB (apilado con cuatro matrices DDR3 SDRAM ) en septiembre de 2009 y lo lanzó en junio de 2011. TSMC anunció planes para la producción de IC 3D con tecnología TSV en enero de 2010. [20] En 2011, SK Hynix introdujo 16 GB DDR3 SDRAM ( clase de 40 nm ) utilizando tecnología TSV, [21] Samsung introdujo 32 GB DDR3 apilados en 3D ( clase de 30 nm ) basados en TSV en septiembre, y luego Samsung y Micron Technology anunciaron la tecnología Hybrid Memory Cube (HMC) basada en TSV en octubre. [20] En 2013, SK Hynix fabricó el primer módulo de memoria de alto ancho de banda (HBM) basado en la tecnología TSV. [21] La tecnología via middle fue desarrollada por imec bajo la visión de Eric Beyne. La via middle proporcionó la mejor compensación en términos de costo y densidad de interconexión. El trabajo fue apoyado por Qualcomm , y luego más tarde por Nvidia , Xilinx y Altera , que buscaban formas de vencer a Intel en su juego: aumentar la memoria en la matriz, pero luego apilándola, en lugar de escalarla.
TSV es el corazón de la integración de circuitos integrados/silicio en 3D y es una tecnología que tiene más de 26 años. Incluso el TSV (por electrical feed-through) fue inventado por William Shockley en 1962 (la patente se presentó el 23 de octubre de 1958), pero no fue diseñado originalmente para la integración en 3D.