En la fabricación de semiconductores , la Hoja de ruta tecnológica internacional para semiconductores (ITRS) define el proceso de 10 nm como el nodo de tecnología MOSFET que sigue al nodo de 14 nm . La clase de 10 nm denota chips fabricados utilizando tecnologías de proceso entre 10 y 20 nm .
Todos los procesos de producción de 10 nm se basan en la tecnología FinFET (transistor de efecto de campo de aletas), un tipo de tecnología MOSFET de puertas múltiples que es una evolución no plana de la tecnología CMOS de silicio plano . Samsung comenzó por primera vez la producción de chips de clase de 10 nm en 2013 para sus chips de memoria flash de celda multinivel (MLC) , seguidos por sus SoC que utilizan su proceso de 10 nm en 2016. TSMC comenzó la producción comercial de chips de 10 nm en 2016, y Posteriormente, Intel comenzó la producción de chips de 10 nm en 2018.
Sin embargo, desde 1997, "nodo" se ha convertido en un nombre comercial con fines de marketing [1] que indica nuevas generaciones de tecnologías de proceso, sin ninguna relación con la longitud de la puerta, el paso del metal o el paso de la puerta. [2] [3] [4] Por ejemplo, los procesos de 7 nm de GlobalFoundries son similares al proceso de 10 nm de Intel, por lo que la noción convencional de un nodo de proceso se ha vuelto borrosa. [5] Los procesos de 10 nm de TSMC y Samsung se encuentran en algún lugar entre los procesos de 14 nm y 10 nm de Intel en densidad de transistores . La densidad del transistor (número de transistores por milímetro cuadrado) es más importante que el tamaño del transistor, ya que los transistores más pequeños ya no significan necesariamente un mejor rendimiento o un aumento en el número de transistores.
El nombre original del ITRS para este nodo tecnológico era "11 nm". Según la edición de 2007 de la hoja de ruta, para el año 2022, el medio paso (es decir, la mitad de la distancia entre características idénticas en una matriz) para una DRAM debería ser de 11 nm .
En 2008, Pat Gelsinger , que en ese momento se desempeñaba como director de tecnología de Intel, dijo que Intel veía un "camino claro" hacia el nodo de 10 nm. [6] [7]
En 2011, Samsung anunció planes para introducir el proceso de 10 nm el año siguiente. [8] En 2012, Samsung anunció chips de memoria flash eMMC que se producen mediante el proceso de 10 nm. [9]
A partir de 2018, "10 nm", como se entendía generalmente, solo se producía en gran volumen en Samsung . GlobalFoundries se ha saltado los 10 nm, Intel aún no había iniciado la producción de gran volumen de 10 nm, debido a problemas de rendimiento, y TSMC había considerado los 10 nm como un nodo de corta duración, [10] dedicado principalmente a procesadores para Apple durante 2017-2018. , pasando a 7 nm en 2018.
También hay que hacer una distinción entre los 10 nm comercializados por las fundiciones y los 10 nm comercializados por las empresas de DRAM.
En abril de 2013, Samsung anunció que había comenzado la producción en masa de chips de memoria flash de celdas multinivel (MLC) utilizando un proceso de clase de 10 nm, que, según Tom's Hardware, Samsung definió como "un nodo de tecnología de proceso en algún lugar entre 10- nm y 20 nm". [11] El 17 de octubre de 2016, Samsung Electronics anunció la producción en masa de chips SoC a 10 nm. [12] El principal desafío anunciado por la tecnología ha sido el diseño triple de su capa metálica. [13] [14]
TSMC comenzó la producción comercial de chips de 10 nm a principios de 2016, antes de pasar a la producción en masa a principios de 2017. [15]
El 21 de abril de 2017, Samsung comenzó a enviar su teléfono inteligente Galaxy S8 , que utiliza la versión de la compañía del procesador de 10 nm. [16] El 12 de junio de 2017, Apple entregó tabletas iPad Pro de segunda generación con chips Apple A10X producidos por TSMC utilizando el proceso FinFET de 10 nm. [17]
El 12 de septiembre de 2017, Apple anunció el Apple A11 , un sistema basado en ARM de 64 bits en un chip, fabricado por TSMC mediante un proceso FinFET de 10 nm y que contiene 4,3 mil millones de transistores en una matriz de 87,66 mm 2 .
En abril de 2018, Intel anunció un retraso en la producción en volumen de CPU convencionales de 10 nm hasta algún momento de 2019. [18] En julio, el momento exacto se fijó aún más en la temporada navideña. [19] Mientras tanto, sin embargo, lanzaron un chip móvil de 10 nm de bajo consumo, aunque exclusivo de los mercados chinos y con gran parte del chip desactivado. [20]
En junio de 2018 en VLSI 2018, Samsung anunció sus procesos 11LPP y 8LPP. 11LPP es un híbrido basado en la tecnología Samsung de 14 nm y 10 nm. 11LPP se basa en su BEOL de 10 nm, no en su BEOL de 20 nm como su 14LPP. 8LPP se basa en su proceso 10LPP. [21] [22]
Nvidia lanzó sus GPU de la serie GeForce 30 en septiembre de 2020. Están fabricadas con una versión personalizada del proceso de 8 nm de Samsung, llamado Samsung 8N, con una densidad de transistores de 44,56 millones de transistores por mm 2 . [23] [24]
El paso de la puerta del transistor también se conoce como CPP (paso polivinílico contactado) y el paso de interconexión también se conoce como MMP (paso metálico mínimo). Samsung informó que su proceso de 10 nm tiene un paso de puerta de transistor de 64 nm y un paso de interconexión de 48 nm. TSMC informó que su proceso de 10 nm tiene un paso de puerta de transistor de 64 nm y un paso de interconexión de 42 nm. Una investigación adicional realizada por Tech Insights reveló que estos valores son falsos y se actualizaron en consecuencia. Además, MSSCORPS CO actualizó la altura de la aleta del transistor del proceso de 10 nm de Samsung en SEMICON Taiwán 2017. [32] [33] [ 34] [ 35] [36] GlobalFoundries decidió no desarrollar un nodo de 10 nm, porque creía duraría poco. [37] El proceso de 8 nm de Samsung es el último de la compañía en utilizar exclusivamente litografía DUV. [38]
Para la industria DRAM, se utiliza a menudo el término "clase de 10 nm" y esta dimensión generalmente se refiere a la mitad del paso del área activa. [ cita necesaria ] Las estructuras de fundición de "10 nm" son generalmente mucho más grandes. [ cita necesaria ]
Generalmente, la clase de 10 nm se refiere a DRAM con un tamaño de característica de 10 a 19 nm y se introdujo por primera vez c. 2016 . A partir de 2020, hay tres generaciones de DRAM de clase de 10 nm: 1x nm (19-17 nm, Gen1); 1 año nm (16-14 nm, Gen2); y 1z nm (13-11 nm, Gen3). [39] Se introdujo por primera vez la DRAM "1z" de tercera generación c. 2019 de Samsung , e inicialmente se afirmó que se produciría utilizando litografía ArF sin el uso de litografía EUV; [40] [41] La producción posterior utilizó litografía EUV. [42]
Más allá de 1z, Samsung nombra su próximo nodo (clase de 10 nm de cuarta generación) DRAM: "D1a" (para 2021), y más allá de eso D1b (previsto para 2022); mientras que Micron se refiere a los "nodos" sucesivos como "D1α" y "D1β". [43] Micron anunció el envío de un volumen de DRAM de clase 1α a principios de 2021. [44]
Proceso Samsung 10LPE
