stringtranslate.com

Doble velocidad de transmisión de datos

Una comparación entre velocidad de datos única, velocidad de datos doble y velocidad de datos cuádruple . Los puntos son donde tienen lugar las transferencias de datos, medidas en millones de transferencias por segundo (MT/s).

En informática , la velocidad de datos doble ( DDR ) describe un bus de computadora que transfiere datos en los flancos ascendente y descendente de la señal del reloj y, por lo tanto, duplica el ancho de banda de la memoria transfiriendo datos dos veces por ciclo de reloj. [1] [2] [3] Esto también se conoce como doble bombeo , doble bombeo y doble transición . El término modo de alternancia se utiliza en el contexto de la memoria flash NAND .

Descripción general

La forma más sencilla de diseñar un circuito electrónico sincronizado es hacer que realice una transferencia por ciclo completo (subida y bajada) de una señal de reloj . Sin embargo, esto requiere que la señal del reloj cambie dos veces por transferencia, mientras que las líneas de datos cambien como máximo una vez por transferencia. Cuando se opera con un ancho de banda elevado, las limitaciones de integridad de la señal limitan la frecuencia del reloj . [ cita necesaria ] Al utilizar ambos flancos del reloj, las señales de datos operan con la misma frecuencia límite, duplicando así la velocidad de transmisión de datos.

Esta técnica se ha utilizado para buses frontales de microprocesadores , Ultra-3 SCSI , buses de expansión ( AGP , PCI-X [4] ), memoria gráfica ( GDDR ), memoria principal (tanto RDRAM como DDR1 a DDR5 ) y HyperTransport . bus en los procesadores AMD Athlon 64 . Más recientemente se está utilizando para otros sistemas con requisitos de alta velocidad de transferencia de datos, por ejemplo, para la salida de convertidores analógicos a digitales (ADC). [5]

No se debe confundir DDR con doble canal , en el que cada canal de memoria accede a dos módulos de RAM simultáneamente. Las dos tecnologías son independientes entre sí y muchas placas base utilizan ambas, utilizando memoria DDR en una configuración de doble canal.

Una alternativa al bombeo doble o cuádruple es hacer que el enlace se registre automáticamente . Esta táctica fue elegida por InfiniBand y PCI Express .

Relación de ancho de banda y frecuencia.

Describir el ancho de banda de un autobús de doble bombeo puede resultar confuso. Cada flanco del reloj se denomina tiempo , con dos tiempos (uno positivo y otro negativo ) por ciclo. Técnicamente, el hercio es una unidad de ciclos por segundo, pero mucha gente se refiere al número de transferencias por segundo. El uso cuidadoso generalmente habla de "500 MHz, doble velocidad de datos" o "1000  MT/s ", pero muchos se refieren casualmente a un "bus de 1000 MHz", aunque ninguna señal realiza ciclos más rápidos que 500 MHz.

DDR SDRAM popularizó la técnica de referirse al ancho de banda del bus en megabytes por segundo , el producto de la velocidad de transferencia y el ancho del bus en bytes. La DDR SDRAM que funciona con un reloj de 100 MHz se llama DDR-200 (por su velocidad de transferencia de datos de 200 MT/s), y un DIMM de 64 bits (8 bytes) de ancho que funciona a esa velocidad de datos se llama PC-1600, por su Ancho de banda máximo (teórico) de 1600 MB/s. Asimismo, la velocidad de transferencia DDR3-1600 de 12,8 GB/s se denomina PC3-12800.

Algunos ejemplos de designaciones populares de módulos DDR:

DDR SDRAM utiliza señalización de doble velocidad de datos sólo en las líneas de datos. Las señales de dirección y control todavía se envían a la DRAM una vez por ciclo de reloj (para ser precisos, en el flanco ascendente del reloj), y los parámetros de temporización como la latencia CAS se especifican en ciclos de reloj. Algunas interfaces DRAM menos comunes, en particular LPDDR2 , GDDR5 y XDR DRAM , envían comandos y direcciones utilizando una velocidad de datos doble. DDR5 utiliza dos buses de dirección/comando de doble velocidad de datos de 7 bits para cada DIMM, donde un chip controlador de reloj registrado se convierte en un bus SDR de 14 bits para cada chip de memoria.

Ver también

Referencias

  1. ^ Hennessy, John L.; Patterson, David A. (2007). Arquitectura informática: un enfoque cuantitativo. Ámsterdam: Morgan Kaufmann. pag. 314.ISBN​ 978-0-12-370490-0.
  2. ^ Harris, Sarah L.; Harris, David Dinero (2016). "Sistemas de E/S: memoria DDR3 9.6.3". Diseño Digital y Arquitectura de Computadores . Elsevier. pag. 531.e1–531.e64. doi :10.1016/b978-0-12-800056-4.00015-7. ISBN 978-0-12-800056-4. La DRAM se conecta al microprocesador a través de un bus paralelo. En 2015, el estándar actual es DDR3, una tercera generación de bus de memoria de doble velocidad de datos que funciona a 1,5 V. Las placas base típicas ahora vienen con dos canales DDR3 para que puedan acceder simultáneamente a dos bancos de módulos de memoria. DDR4 está... funcionando a 1,2V...
  3. ^ "Definición de doble velocidad de datos (DDR)". Intel . Consultado el 7 de abril de 2024 .
  4. ^ Schmid, Patricio. "PCI Express lucha contra PCI-X". Guía de hardware de Tom .
  5. ^ "AD9467 ADC" (PDF) (hoja de datos). Dispositivos analógicos.