stringtranslate.com

Proceso de 2 nm

En la fabricación de semiconductores , el proceso de 2 nm es el siguiente nodo de proceso de contracción de matriz del MOSFET (transistor de efecto de campo de metal-óxido-semiconductor) después del de 3 nm .

El término "2 nanómetros ", o alternativamente "20 angstroms " (un término utilizado por Intel), no tiene relación con ninguna característica física real (como la longitud de la compuerta, el paso del metal o el paso de la compuerta) de los transistores. Según las proyecciones contenidas en la actualización de 2021 de la Hoja de Ruta Internacional para Dispositivos y Sistemas publicada por el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE), se espera que una "etiqueta de rango de nodo de 2,1 nm" tenga un paso de compuerta contactada de 45 nanómetros y un paso de metal más ajustado de 20 nanómetros. [1]

Como tal, 2 nm se utiliza principalmente como un término de marketing por la industria de semiconductores para referirse a una nueva y mejorada generación de chips en términos de mayor densidad de transistores (un mayor grado de miniaturización), mayor velocidad y menor consumo de energía en comparación con la generación anterior de nodos de 3 nm. [2] [3]

TSMC comenzó la producción de riesgo de su proceso de 2 nm en julio de 2024, con una producción en masa prevista para la segunda mitad de 2025, [4] [5] y Samsung planea iniciar la producción en 2025. [6] Intel pronosticó inicialmente la producción en 2024, pero descartó su nodo de 2 nm a favor del nodo más pequeño de 18 angstroms (18A). [7]

Fondo

Para 2018, se habían propuesto varias arquitecturas de transistores para el eventual reemplazo de FinFET , la mayoría de las cuales se basaban en el concepto de GAAFET : [8] nanocables horizontales y verticales, transistores de nanohojas horizontales [9] [10] (Samsung MBCFET, Intel Nanoribbon), FET vertical (VFET) y otros transistores verticales, [11] [12] FET complementario (CFET), FET apilado, varios tipos de transistores horizontales de compuerta completa como transistores de compuerta completa de nanoanillo, alambre hexagonal, alambre cuadrado y alambre redondo [13] y FET de capacitancia negativa (NC-FET) que utiliza materiales drásticamente diferentes. [14]

A finales de 2018, el presidente de TSMC, Mark Liu, predijo que el escalado de chips continuaría hasta los nodos de 3 nm y 2 nm; [15] sin embargo, a partir de 2019, otros especialistas en semiconductores estaban indecisos sobre si los nodos más allá de los 3 nm podrían volverse viables. [16] [ necesita actualización ] TSMC comenzó a investigar sobre 2 nm en 2019 [17] —esperando la transición del tipo de transistor FinFET al GAAFET. [18] [ necesita actualización ] En julio de 2021, TSMC recibió la aprobación gubernamental para construir su planta de 2 nm. En agosto de 2020, comenzó a construir un laboratorio de I+D para la tecnología de 2 nm en Hsinchu, que se espera que esté parcialmente operativo en 2021. [19] [ necesita actualización ] En septiembre de 2020, TSMC confirmó esto y declaró que también podría instalar la producción en Taichung dependiendo de la demanda. [20] [ Necesita actualización ] Según el Taiwan Economic Daily (2020), las expectativas eran de una producción de alto riesgo de rendimiento a fines de 2023. [21] [22] [ Necesita actualización ] Según Nikkei , la compañía en ese momento esperaba haber estado instalando equipos de producción para 2 nm para 2023. [23] [ Necesita actualización ]

La hoja de ruta de Intel para 2019 programó nodos potencialmente equivalentes de 3 nm y 2 nm para 2025 y 2027, respectivamente, y en diciembre de 2019 anunció planes para la producción de 1,4 nm en 2029. [24] [ necesita actualización ]

A finales de 2020, diecisiete países de la Unión Europea firmaron una declaración conjunta para desarrollar toda su industria de semiconductores, incluido el desarrollo de nodos de proceso tan pequeños como 2 nm, así como el diseño y la fabricación de procesadores personalizados, asignando hasta 145 000 millones de euros en fondos. [25] [26] [ necesita actualización ]

En mayo de 2021, IBM anunció que había producido chips con transistores GAAFET de clase 2 nm utilizando tres nanocapas de silicio con una longitud de compuerta de 12 nm. [27] [28] [29]

En julio de 2021, Intel dio a conocer su hoja de ruta de nodos de proceso a partir de 2021. La compañía confirmó su nodo de proceso de 2 nm llamado "Intel 20A", [notas 1] con "A" refiriéndose a un angstrom , una unidad equivalente a 0,1 nanómetros. [30] Al mismo tiempo, introdujeron un nuevo esquema de nombres de nodos de proceso que alineaba los nombres de sus productos con designaciones similares de sus principales competidores. [31] En ese momento, se proyectaba que el nodo 20A de Intel sería el primero en pasar de FinFET a transistores Gate-All-Around (GAAFET); la versión de Intel se denominó ' RibbonFET '. [31] Su hoja de ruta para 2021 programó el nodo Intel 20A para la producción en volumen en 2024 y el Intel 18A para 2025. [30] [31] [ necesita actualización ]

En octubre de 2021, en el Samsung Foundry Forum 2021, Samsung anunció que comenzaría la producción en masa con su proceso MBCFET (FET de canal de puente múltiple, la versión de Samsung de GAAFET) de 2 nm en 2025. [32] [ necesita actualización ]

En abril de 2022, TSMC anunció que su tecnología de proceso GAAFET N2 entraría en la fase de producción de riesgo a fines de 2024 y en la fase de producción en 2025. [4] En julio de 2022, TSMC anunció que se esperaba que su tecnología de proceso N2 presentara suministro de energía en la parte posterior y que ofreciera un rendimiento entre un 10 y un 15 % más alto en potencia iso o entre un 20 y un 30 % menos de potencia en rendimiento iso y una densidad de transistores más del 20 % más alta en comparación con N3E. [33] [ necesita actualización ]

En julio de 2022, Samsung hizo una serie de revelaciones sobre la tecnología de proceso previamente próxima de la compañía llamada "2GAP" ( 2 nm Gate All -around Production ): el proceso anteriormente seguía en camino para su lanzamiento en producción en masa en 2025; se proyectaba que el número de nanohojas aumentaría de 3 en "3GAP" a 4; la empresa trabajó en varias mejoras de metalización, a saber, "metal de grano único" para vías de baja resistencia e interconexión de metal grabada directamente planificada para 2GAP y más allá. [34] [ necesita actualización ]

En agosto de 2022, un consorcio de empresas japonesas financió una nueva empresa con apoyo gubernamental llamada Rapidus para la fabricación de chips de 2 nm. Rapidus firmó acuerdos con imec [35] e IBM [36] en diciembre de 2022. [ necesita actualización ]

En abril de 2023, en su Simposio Tecnológico, TSMC presentó dos procesos más de su plataforma tecnológica de 2 nm: "N2P", que incluye suministro de energía en la parte posterior y está previsto para 2026, y "N2X", para aplicaciones de alto rendimiento. También se reveló que el núcleo ARM Cortex-A715 fabricado en el proceso N2 utilizando una biblioteca estándar de alto rendimiento era un 16,4 % más rápido con el mismo consumo de energía, ahorraba un 37,2 % de energía a la misma velocidad o era un ~10 % más rápido y ahorraba un ~20 % de energía simultáneamente con el mismo voltaje (0,8 V) en comparación con el núcleo fabricado en N3E utilizando la biblioteca 3-2 fin. [37]

En septiembre de 2024, Intel anunció que ya no seguiría adelante con su nodo de proceso 20A y que, en su lugar, se centraría en el desarrollo de 18A. Intel proyectó que evitar aumentar la producción de 20A podría ahorrar más de 500 millones de dólares. Intel señaló que habían implementado con éxito la arquitectura de puerta completa RibbonFET y la entrega de energía por la parte posterior PowerVia en su proceso 20A, acelerando el desarrollo de 18A. La familia de procesadores Arrow Lake de Intel , que estaban destinados a utilizar Intel 20A, en su lugar tendrán matrices obtenidas de "socios externos" y empaquetadas por Intel. [7] [38]

Nodos de proceso de 2 nm

Más allá de 2 nm

En julio de 2021, Intel informó que planeaban la producción de 18A para 2025. [30] La hoja de ruta de Intel de febrero de 2022 agregó que anteriormente se esperaba que 18A hubiera brindado una mejora del 10% en el rendimiento por vatio en comparación con Intel 20A. [7] El anuncio de la sala de prensa de Intel de agosto de 2024 indicó además que el proceso 18A debería estar listo para fabricación para el primer semestre de 2025. [46]

En diciembre de 2021, se demostró el diseño del transistor lógico CMOS FET de transporte vertical (VTFET) con una nanohoja vertical con un paso de compuerta inferior a 45 nm. [47]

En mayo de 2022, imec presentó una hoja de ruta de tecnología de procesos que extiende la cadencia bianual actual de introducción de nodos y la regla de denominación de nodos de raíz cuadrada de dos hasta 2036. La hoja de ruta termina con el nodo de proceso "A2" (que pretende representar un nodo de 2 angstroms), nombrado por analogía con el esquema de denominación de TSMC que se introducirá para entonces. [48]

Además de la esperada reducción de las estructuras de transistores y de las interconexiones, las innovaciones previstas por imec fueron las siguientes: [ necesita actualización ]

En septiembre de 2022, Samsung presentó sus objetivos comerciales futuros, que en ese momento incluían el objetivo de producir en masa 1,4 nm para 2027. [50]

A partir de 2023, Intel, TSMC y Samsung han presentado transistores CFET. Estos transistores están compuestos por dos transistores de nanoláminas horizontales apilados, uno de los cuales es de tipo p (un transistor pFET) y el otro de tipo n (un transistor nFET). [51]

Notas

  1. ^ Según el esquema de nombres anterior de Intel, este nodo se conocía como 'Intel 5 nm'. [30]

Referencias

  1. ^ HOJA DE RUTA INTERNACIONAL PARA DISPOSITIVOS Y SISTEMAS: Más Moore, IEEE, 2021, pág. 7, archivado del original el 7 de agosto de 2022 , consultado el 7 de agosto de 2022
  2. ^ "Los 7 nm, 5 nm y 3 nm de TSMC "son solo números... no importa cuál sea el número"". 10 de septiembre de 2019. Archivado desde el original el 17 de junio de 2020 . Consultado el 20 de abril de 2020 .
  3. ^ Samuel K. Moore (21 de julio de 2020). "Una mejor manera de medir el progreso en semiconductores: es hora de desechar la antigua métrica de la Ley de Moore". IEEE Spectrum . IEEE. Archivado desde el original el 2 de diciembre de 2020 . Consultado el 20 de abril de 2021 .
  4. ^ ab Shilov, Anton. "TSMC: Rendimiento y rendimiento de 2 nm en camino, producción en masa comenzará en 2025". www.anandtech.com . Consultado el 10 de septiembre de 2024 .
  5. ^ Salman, Ali (9 de julio de 2024). "El proveedor de Apple, TSMC, comenzará la producción de prueba de chips de 2 nm la próxima semana, con el objetivo de asegurar un rendimiento estable antes de la producción en masa". Wccftech . Consultado el 10 de septiembre de 2024 .
  6. ^ Shilov, Anton. "Samsung Foundry presenta una hoja de ruta actualizada: evolución de BSPDN y 2 nm hasta 2027". www.anandtech.com . Consultado el 10 de septiembre de 2024 .
  7. ^ abc Alcorn, Paul (4 de septiembre de 2024). "Intel anuncia la cancelación del nodo de proceso 20A para Arrow Lake y opta por nodos externos, probablemente TSMC [Actualizado]". Tom's Hardware . Consultado el 10 de septiembre de 2024 .
  8. ^ "La carrera cada vez más desigual hacia los 3 nm y los 2 nm". 24 de mayo de 2021.
  9. ^ "¿Qué tienen de diferente los transistores de próxima generación?". 20 de octubre de 2022.
  10. ^ "Los transistores de nanohojas apiladas de Intel podrían ser el siguiente paso en la Ley de Moore".
  11. ^ "Los transistores de nanocables podrían mantener viva la Ley de Moore".
  12. ^ "Los nanocables mejoran el rendimiento de los transistores verticales". 2 de agosto de 2012.
  13. ^ "¿Qué viene después de los FinFET?". 24 de julio de 2017.
  14. ^ "Opciones de transistores más allá de los 3 nm". 15 de febrero de 2018.
  15. ^ Patterson, Alan (12 de septiembre de 2018), "TSMC: el escalamiento de chips podría acelerarse", www.eetimes.com , archivado del original el 24 de septiembre de 2018 , consultado el 23 de septiembre de 2020
  16. ^ Merritt, Rick (4 de marzo de 2019), "La conferencia SPIE predice una hoja de ruta con problemas para los chips", www.eetasia.com , archivado del original el 27 de junio de 2019 , consultado el 23 de septiembre de 2020
  17. ^ Zafar, Ramish (12 de junio de 2019), TSMC comenzará una investigación de 2 nm en Hsinchu, Taiwán, según un informe, archivado del original el 7 de noviembre de 2020 , consultado el 23 de septiembre de 2020
  18. ^ "Lo más destacado del día: TSMC habría adoptado transistores GAA para chips de 2 nm", www.digitimes.com , 21 de septiembre de 2020, archivado del original el 23 de octubre de 2020 , consultado el 23 de septiembre de 2020
  19. ^ Wang, Lisa (26 de agosto de 2020), "TSMC desarrolla tecnología de 2 nm en un nuevo centro de investigación y desarrollo", taipeitimes.com , archivado del original el 24 de enero de 2021 , consultado el 23 de septiembre de 2020
  20. ^ Chien-Chung, Chang; Huang, Frances (23 de septiembre de 2020), "TSMC construirá una planta de obleas de 2 nm en Hsinchu", focustaiwan.tw , archivado del original el 25 de octubre de 2020 , consultado el 23 de septiembre de 2020
  21. ^ Udin, Efe (23 de septiembre de 2020), "EL PROCESO TSMC 2NM LOGRA UN AVANCE SIGNIFICATIVO", www.gizchina.com , archivado del original el 19 de octubre de 2021 , consultado el 24 de septiembre de 2021
  22. ^ 台积电2nm工艺重大突破！2023年风险试产良率或达90% (en chino), 22 de septiembre de 2020, archivado desde el original el 24 de septiembre de 2021 , recuperado 24 de septiembre de 2021
  23. ^ "Taiwán da luz verde a TSMC para la planta de chips más avanzada". Nikkei Asia . Archivado desde el original el 4 de noviembre de 2021 . Consultado el 24 de agosto de 2021 .
  24. ^ Cutress, Ian, "Hoja de ruta de fabricación de Intel de 2019 a 2029: portabilidad posterior, 7 nm, 5 nm, 3 nm, 2 nm y 1,4 nm", www.anandtech.com , archivado del original el 12 de enero de 2021 , consultado el 23 de septiembre de 2020
  25. ^ Dahad, Nitin (9 de diciembre de 2020), "La UE firma una declaración de 145.000 millones de euros para desarrollar procesadores de próxima generación y tecnología de 2 nm", www.eetimes.eu , archivado del original el 10 de enero de 2021 , consultado el 9 de enero de 2021
  26. ^ Declaración conjunta sobre procesadores y tecnologías de semiconductores, UE, 7 de diciembre de 2020, archivada del original el 11 de enero de 2021 , consultada el 9 de enero de 2021
  27. ^ Nellis, Stephen (6 de mayo de 2021), "IBM presenta tecnología de chip de 2 nanómetros para una computación más rápida", Reuters , archivado del original el 7 de mayo de 2021 , consultado el 6 de mayo de 2021
  28. ^ Johnson, Dexter (6 de mayo de 2021), "IBM presenta el primer chip de nodo de 2 nm del mundo", IEEE Spectrum , archivado del original el 7 de mayo de 2021 , consultado el 7 de mayo de 2021
  29. ^ La longitud de compuerta de 12 nm es la dimensión definida por el IRDS 2020 para asociarse con el nodo de proceso de "1,5 nm": [1] Archivado el 24 de junio de 2021 en Wayback Machine .
  30. ^ abcdef Cutress, Dr Ian (26 de julio de 2021). "Hoja de ruta de procesos de Intel hasta 2025: ¿con 4 nm, 3 nm, 20 A y 18 A?". www.anandtech.com . Archivado desde el original el 3 de noviembre de 2021 . Consultado el 27 de julio de 2021 .
  31. ^ abcde Santo, Brian (27 de julio de 2021), "Intel traza el rumbo de la industria manufacturera hasta 2025", www.eetimes.com , archivado del original el 19 de agosto de 2021 , consultado el 11 de agosto de 2021
  32. ^ ab "Las innovaciones de Samsung Foundry impulsan el futuro del big data, la IA/ML y los dispositivos inteligentes conectados". Samsung . 7 de octubre de 2021. Archivado desde el original el 8 de abril de 2022 . Consultado el 9 de mayo de 2022 .
  33. ^ "Conferencia de resultados del segundo trimestre de 2022 de TSMC" (PDF) . TSMC . 14 de julio de 2022. Archivado (PDF) del original el 15 de julio de 2022 . Consultado el 22 de julio de 2022 .
  34. ^ ab "El GAAFET de 3 nm de Samsung entra en producción de riesgo; analiza mejoras de próxima generación". WikiChip Fuse . 5 de julio de 2022.
  35. ^ Manners, David (16 de diciembre de 2022). "Imec y Rapidus firman un acuerdo para el diseño de 2 nm". Electronics Weekly .
  36. ^ Humphries, Matthew (13 de diciembre de 2022). "Japón fabricará chips de 2 nm con un poco de ayuda de IBM". PCMAG .
  37. ^ "TSMC describe los planes de 2 nm: N2P trae la entrega de energía por la parte posterior en 2026, N2X se agrega a la hoja de ruta". AnandTech . 26 de abril de 2023.
  38. ^ Sell, ben (4 de septiembre de 2024). "Continuación del impulso de Intel 18A". Intel . Consultado el 11 de septiembre de 2024 .
  39. ^ "Samsung Foundry: silicio de 2 nm en 2025". AnandTech . 6 de octubre de 2021.
  40. ^ "Actualización de Samsung Foundry: el procesador de 2 nm se presentará en junio, el procesador SF3 de 3 nm de segunda generación comenzará a producirse este año".
  41. ^ "Samsung Foundry presenta una hoja de ruta actualizada: BSPDN y evolución de 2 nm hasta 2027".
  42. ^ abc "Actualización de 2 nm de TSMC: N2 en 2025, N2P pierde potencia trasera y NanoFlex aporta celdas óptimas".
  43. ^ ab "Intel presenta la arquitectura Meteor Lake: Intel 4 anuncia el futuro desagregado de las CPU móviles".
  44. ^ "Continúa el impulso del Intel 18A". 4 de septiembre de 2024.
  45. ^ Discusión, btarunr (26 de abril de 2024). "Intel informa los resultados financieros del primer trimestre de 2024". TechPowerUp .
  46. ^ "El Intel 18A está encendido y funcionando correctamente, en camino a la producción de chips para clientes y servidores de próxima generación el próximo año". Intel . 6 de agosto de 2024.
  47. ^ Jagannathan, H.; et al. (2021). "Tecnología de nanoláminas de transporte vertical para escalamiento de CMOS más allá de los dispositivos de transporte lateral". Reunión internacional de dispositivos electrónicos del IEEE de 2021 (IEDM) . págs. 26.1.1–26.1.4. doi :10.1109/IEDM19574.2021.9720561. ISBN . 978-1-6654-2572-8. Número de identificación del sujeto  247321213.
  48. ^ "Imec presenta una hoja de ruta para transistores y procesos de menos de 1 nm hasta 2036". Tom's Hardware . 21 de mayo de 2022.
  49. ^ Alta NA EUV en Intel recibida el 27 de septiembre de 2024
  50. ^ "Samsung Electronics presenta planes para la tecnología de proceso de 1,4 nm y la inversión en capacidad de producción en el Samsung Foundry Forum 2022". Samsung Global Newsroom . 4 de octubre de 2022.
  51. ^ "Intel, Samsung y TSMC demuestran transistores apilados en 3D - IEEE Spectrum".

Lectura adicional