stringtranslate.com

Celda de memoria (informática)

Diseño para la implementación en silicio de una celda de memoria SRAM de seis transistores

La celda de memoria es el componente fundamental de la memoria de la computadora . La celda de memoria es un circuito electrónico que almacena un bit de información binaria y debe configurarse para almacenar un 1 lógico ( nivel de voltaje alto ) y reiniciarse para almacenar un 0 lógico (nivel de voltaje bajo). Su valor se mantiene/almacena hasta que se modifica mediante el proceso de configuración/reinicio. Se puede acceder al valor de la celda de memoria leyéndolo.

A lo largo de la historia de la informática , se han utilizado diferentes arquitecturas de celdas de memoria, incluidas la memoria de núcleo y la memoria de burbuja . En la actualidad , la arquitectura de celda de memoria más común es la memoria MOS , que consta de celdas de memoria de metal-óxido-semiconductor (MOS). La memoria de acceso aleatorio (RAM) moderna utiliza transistores de efecto de campo MOS (MOSFET) como flip-flops, junto con capacitores MOS para ciertos tipos de RAM.

La celda de memoria SRAM ( RAM estática ) es un tipo de circuito flip-flop , implementado típicamente con MOSFET. Estos requieren muy poca energía para mantener el valor almacenado cuando no se accede a ellos. Un segundo tipo, DRAM ( RAM dinámica ), se basa en capacitores MOS. La carga y descarga de un capacitor puede almacenar un "1" o un "0" en la celda. Sin embargo, dado que la carga en el capacitor se disipa lentamente, debe actualizarse periódicamente. Debido a este proceso de actualización, la DRAM consume más energía, pero puede lograr densidades de almacenamiento más altas.

Por otra parte, la mayoría de las memorias no volátiles (NVM) se basan en arquitecturas de celdas de memoria de compuerta flotante . Las tecnologías de memoria no volátil, como EPROM , EEPROM y memoria flash , utilizan celdas de memoria de compuerta flotante, que se basan en transistores MOSFET de compuerta flotante .

Descripción

La celda de memoria es el componente fundamental de la memoria. Puede implementarse utilizando diferentes tecnologías, como bipolar , MOS y otros dispositivos semiconductores . También puede construirse a partir de material magnético , como núcleos de ferrita o burbujas magnéticas. [1] Independientemente de la tecnología de implementación utilizada, el propósito de la celda de memoria binaria es siempre el mismo. Almacena un bit de información binaria al que se puede acceder leyendo la celda y debe configurarse para almacenar un 1 y reiniciarse para almacenar un 0. [2]

Significado

Matriz cuadrada de celdas de memoria DRAM que se están leyendo

Los circuitos lógicos sin celdas de memoria se denominan combinacionales , lo que significa que la salida depende solo de la entrada actual. Pero la memoria es un elemento clave de los sistemas digitales . En las computadoras, permite almacenar tanto programas como datos y las celdas de memoria también se utilizan para el almacenamiento temporal de la salida de los circuitos combinacionales para que los sistemas digitales los usen más tarde. Los circuitos lógicos que utilizan celdas de memoria se denominan circuitos secuenciales , lo que significa que la salida depende no solo de la entrada actual, sino también del historial de entradas pasadas. Esta dependencia del historial de entradas pasadas hace que estos circuitos tengan estado y son las celdas de memoria las que almacenan este estado. Estos circuitos requieren un generador de tiempo o reloj para su funcionamiento. [3]

La memoria de ordenador utilizada en la mayoría de los sistemas informáticos actuales se construye principalmente a partir de celdas DRAM; dado que el diseño es mucho más pequeño que el de la SRAM, se puede empaquetar de forma más densa, lo que produce una memoria más barata y con mayor capacidad. Dado que la celda de memoria DRAM almacena su valor como la carga de un condensador y existen problemas de fuga de corriente, su valor debe reescribirse constantemente. Esta es una de las razones por las que las celdas DRAM son más lentas que las celdas SRAM (RAM estática) más grandes, que siempre tienen su valor disponible. Esa es la razón por la que la memoria SRAM se utiliza para la memoria caché integrada en los chips de microprocesadores modernos . [4]

Historia

Plano de memoria de 32x32 núcleos que almacena 1024 bits de datos 

El 11 de diciembre de 1946 Freddie Williams solicitó una patente para su dispositivo de almacenamiento de datos de tubo de rayos catódicos (TRC) ( tubo Williams ) con 128 palabras de 40 bits . Estuvo operativo en 1947 y se considera la primera implementación práctica de la memoria de acceso aleatorio (RAM). [5] En ese año, Frederick Viehe presentó las primeras solicitudes de patente para la memoria de núcleo magnético . [6] [7] La ​​memoria de núcleo magnético práctica fue desarrollada por An Wang en 1948, y mejorada por Jay Forrester y Jan A. Rajchman a principios de la década de 1950, antes de comercializarse con la computadora Whirlwind en 1953. [8] Ken Olsen también contribuyó a su desarrollo. [9]

La memoria de semiconductores comenzó a utilizarse a principios de los años 1960 con celdas de memoria bipolares, hechas de transistores bipolares . Si bien mejoró el rendimiento, no pudo competir con el precio más bajo de la memoria de núcleo magnético. [10]

Células de memoria MOS

Intel 1103 , un chip de memoria de acceso aleatorio dinámico (DRAM) de semiconductor de óxido metálico (MOS) de 1970

En 1957, Frosch y Derick lograron fabricar los primeros transistores de efecto de campo de dióxido de silicio en Bell Labs, los primeros transistores en los que el drenaje y la fuente estaban adyacentes en la superficie. [11] Posteriormente, un equipo demostró un MOSFET funcional en Bell Labs en 1960. [12] [13] La invención del MOSFET permitió el uso práctico de transistores de metal-óxido-semiconductor (MOS) como elementos de almacenamiento de celdas de memoria, una función que anteriormente cumplían los núcleos magnéticos . [14]

Las primeras celdas de memoria modernas se introdujeron en 1964, cuando John Schmidt diseñó la primera memoria de acceso aleatorio estática (SRAM) MOS ( PMOS ) de canal p de 64 bits . [15] [16]

La SRAM normalmente tiene celdas de seis transistores , mientras que la DRAM (memoria dinámica de acceso aleatorio) normalmente tiene celdas de un solo transistor. [17] [15] En 1965, la calculadora electrónica Toscal BC-1411 de Toshiba utilizó una forma de DRAM bipolar capacitiva, que almacenaba datos de 180 bits en celdas de memoria discretas, que consistían en transistores bipolares de germanio y condensadores. [18] [19] La tecnología MOS es la base de la DRAM moderna. En 1966, Robert H. Dennard en el Centro de Investigación Thomas J. Watson de IBM estaba trabajando en la memoria MOS. Mientras examinaba las características de la tecnología MOS, descubrió que era capaz de construir condensadores y que almacenar una carga o ninguna carga en el condensador MOS podría representar el 1 y el 0 de un bit, mientras que el transistor MOS podría controlar la escritura de la carga en el condensador. Esto condujo a su desarrollo de una celda de memoria DRAM de un solo transistor. [20] En 1967, Dennard presentó una patente para una celda de memoria DRAM de un solo transistor, basada en tecnología MOS. [21]

La primera memoria SRAM bipolar de 64 bits comercial fue lanzada por Intel en 1969 con el 3101 Schottky TTL . Un año después, lanzó el primer chip de circuito integrado DRAM, el Intel 1103 , basado en tecnología MOS. En 1972, batió récords anteriores en ventas de memoria de semiconductores . [22] Los chips DRAM durante la década de 1970 tenían celdas de tres transistores, antes de que las celdas de un solo transistor se convirtieran en estándar desde mediados de la década de 1970. [17] [15]

La memoria CMOS fue comercializada por RCA , que lanzó un chip de memoria SRAM CMOS de 288 bits en 1968. [23] La memoria CMOS era inicialmente más lenta que la memoria NMOS , que era más ampliamente utilizada por las computadoras en la década de 1970. [24] En 1978, Hitachi introdujo el proceso CMOS de pozo doble, con su  chip de memoria HM6147 (4 kb SRAM), fabricado con un proceso de 3 μm . El chip HM6147 pudo igualar el rendimiento del chip de memoria NMOS más rápido en ese momento, mientras que el HM6147 también consumía significativamente menos energía. Con un rendimiento comparable y un consumo de energía mucho menor, el proceso CMOS de pozo doble eventualmente superó al NMOS como el proceso de fabricación de semiconductores más común para la memoria de computadora en la década de 1980. [24]

Los dos tipos más comunes de celdas de memoria DRAM desde la década de 1980 han sido las celdas de condensador de trinchera y las celdas de condensador apilado. [25] Las celdas de condensador de trinchera son donde se hacen agujeros (trincheras) en un sustrato de silicio, cuyas paredes laterales se utilizan como celda de memoria, mientras que las celdas de condensador apilado son la forma más temprana de memoria tridimensional (memoria 3D), donde las celdas de memoria se apilan verticalmente en una estructura de celda tridimensional. [26] Ambas debutaron en 1984, cuando Hitachi introdujo la memoria de condensador de trinchera y Fujitsu introdujo la memoria de condensador apilado. [25]

Células de memoria MOS de puerta flotante

El MOSFET de puerta flotante (FGMOS) fue inventado por Dawon Kahng y Simon Sze en Bell Labs en 1967. [27] Propusieron el concepto de celdas de memoria de puerta flotante, utilizando transistores FGMOS, que podrían usarse para producir ROM reprogramable (memoria de solo lectura). [28] Las celdas de memoria de puerta flotante luego se convirtieron en la base para las tecnologías de memoria no volátil (NVM), incluidas EPROM (ROM programable borrable), EEPROM (ROM programable borrable eléctricamente) y memoria flash . [29]

La memoria flash fue inventada por Fujio Masuoka en Toshiba en 1980. [30] [31] Masuoka y sus colegas presentaron la invención de la memoria flash NOR en 1984, [32] y luego la memoria flash NAND en 1987. [33] La memoria flash de celdas multinivel (MLC) fue introducida por NEC , que demostró celdas de cuatro niveles en un chip flash de 64 Mb que almacenaban 2 bits por celda en 1996. [25] La V-NAND 3D , donde las celdas de memoria flash se apilan verticalmente utilizando tecnología flash de trampa de carga 3D (CTP), fue anunciada por primera vez por Toshiba en 2007, [34] y fabricada comercialmente por primera vez por Samsung Electronics en 2013. [35] [36] 

Implementación

Los siguientes esquemas detallan las tres implementaciones más utilizadas para celdas de memoria:

Operación

Celda de memoria DRAM

Matriz del MT4C1024 (1994) que integra celdas de memoria DRAM de un mebibit

Almacenamiento

El elemento de almacenamiento de la celda de memoria DRAM es el condensador etiquetado (4) en el diagrama anterior. La carga almacenada en el condensador se degrada con el tiempo, por lo que su valor debe actualizarse (leerse y reescribirse) periódicamente. El transistor nMOS (3) actúa como una compuerta para permitir la lectura o escritura cuando está abierto o el almacenamiento cuando está cerrado. [37]

Lectura

Para leer la línea de palabras (2) se introduce un 1 lógico (voltaje alto) en la compuerta del transistor nMOS (3), lo que lo hace conductor y la carga almacenada en el condensador (4) se transfiere a la línea de bits (1). La línea de bits tendrá una capacidad parásita (5) que drenará parte de la carga y ralentizará el proceso de lectura. La capacidad de la línea de bits determinará el tamaño necesario del condensador de almacenamiento (4). Es una disyuntiva. Si el condensador de almacenamiento es demasiado pequeño, el voltaje de la línea de bits tardaría demasiado en elevarse o ni siquiera superaría el umbral necesario para los amplificadores al final de la línea de bits. Dado que el proceso de lectura degrada la carga en el condensador de almacenamiento (4), su valor se reescribe después de cada lectura. [38]

Escribiendo

El proceso de escritura es el más sencillo: el valor lógico deseado 1 (alto voltaje) o lógico 0 (bajo voltaje) se introduce en la línea de bits. La línea de palabras activa el transistor nMOS (3) y lo conecta al condensador de almacenamiento (4). El único problema es mantenerlo abierto el tiempo suficiente para garantizar que el condensador esté completamente cargado o descargado antes de apagar el transistor nMOS (3). [38]

Celda de memoria SRAM

Celda de memoria SRAM que representa el bucle inversor como puertas
Un pestillo SR animado. El blanco y el negro significan "1" y "0" lógicos, respectivamente.
(A) S = 1, R = 0: activado
(B) S = 0, R = 0: activado
(C) S = 0, R = 1: activado
(D) S = 1, R = 1: no permitido
La transición de la combinación restringida (D) a (A) conduce a un estado inestable.

Almacenamiento

El principio de funcionamiento de la celda de memoria SRAM puede ser más fácil de entender si los transistores M1 a M4 se dibujan como puertas lógicas . De esa manera, está claro que en su núcleo, el almacenamiento de la celda se construye utilizando dos inversores acoplados de forma cruzada . Este simple bucle crea un circuito biestable. Un 1 lógico en la entrada del primer inversor se convierte en un 0 en su salida, y se alimenta al segundo inversor que transforma ese 0 lógico de nuevo en un 1 lógico que retroalimenta el mismo valor a la entrada del primer inversor. Eso crea un estado estable que no cambia con el tiempo. De manera similar, el otro estado estable del circuito es tener un 0 lógico en la entrada del primer inversor. Después de ser invertido dos veces, también retroalimentará el mismo valor. [39]
Por lo tanto, sólo hay dos estados estables en los que puede estar el circuito:
  • = 0 y   = 1
  • = 1 y   = 0

Lectura

Para leer el contenido de la celda de memoria almacenada en el bucle, los transistores M5 y M6 deben estar encendidos. Cuando reciben voltaje a sus compuertas desde la línea de palabra ( ), se vuelven conductores y así los valores y    se transmiten a la línea de bits ( ) y a su complemento ( ). [39] Finalmente, estos valores se amplifican al final de las líneas de bits. [39]

Escribiendo

El proceso de escritura es similar, la diferencia es que ahora el nuevo valor que se almacenará en la celda de memoria se introduce en la línea de bits ( ) y el invertido en su complemento ( ). A continuación, los transistores M5 y M6 se abren introduciendo un 1 lógico (voltaje alto) en la línea de palabras ( ). Esto conecta efectivamente las líneas de bits al bucle inversor biestable. Hay dos casos posibles:
  1. Si el valor del bucle es el mismo que el nuevo valor controlado, no hay cambio;
  2. Si el valor del bucle es diferente del nuevo valor que se maneja, hay dos valores en conflicto. Para que el voltaje en las líneas de bits sobrescriba la salida de los inversores, el tamaño de los transistores M5 y M6 debe ser mayor que el de los transistores M1-M4. Esto permite que fluya más corriente a través de los primeros y, por lo tanto, inclina el voltaje en la dirección del nuevo valor; en algún momento, el bucle amplificará este valor intermedio a riel completo. [39]

Chanclas

El flip-flop tiene muchas implementaciones diferentes, su elemento de almacenamiento es generalmente un pestillo que consiste en un bucle de compuerta NAND o un bucle de compuerta NOR con compuertas adicionales utilizadas para implementar la temporización. Su valor siempre está disponible para leer como salida. El valor permanece almacenado hasta que se cambia a través del proceso de configuración o reinicio. Los flip-flops se implementan típicamente utilizando MOSFET .

Puerta flotante

Una celda de memoria flash

Las celdas de memoria de compuerta flotante , basadas en MOSFET de compuerta flotante , se utilizan para la mayoría de las tecnologías de memoria no volátil (NVM), incluidas EPROM , EEPROM y memoria flash . [29] Según R. Bez y A. Pirovano:

Una celda de memoria de compuerta flotante es básicamente un transistor MOS con una compuerta completamente rodeada por dieléctricos (Fig. 1.2), la compuerta flotante (FG), y controlada eléctricamente por una compuerta de control acoplada capacitivamente (CG). Al estar aislada eléctricamente, la FG actúa como electrodo de almacenamiento para el dispositivo de la celda. La carga inyectada en la FG se mantiene allí, lo que permite la modulación del voltaje umbral "aparente" (es decir, VT visto desde el CG) del transistor de la celda. [29]

Véase también

Referencias

  1. ^ D. Tang, Denny; Lee, Yuan-Jen (2010). Memoria magnética: fundamentos y tecnología. Cambridge University Press . pág. 91. ISBN 978-1139484497. Recuperado el 13 de diciembre de 2015 .
  2. ^ Fletcher, William (1980). Un enfoque de ingeniería para el diseño digital . Prentice-Hall. pág. 283. ISBN 0-13-277699-5.
  3. ^ Circuitos microelectrónicos (Segunda edición). Holt, Rinehart y Winston, Inc. 1987. pág. 883. ISBN 0-03-007328-6.
  4. ^ "La cuestión técnica: ¿cómo funciona la caché?". PC World Fr (en francés). Archivado desde el original el 30 de marzo de 2014.
  5. ^ O'Regan, Gerard (2013). Gigantes de la informática: un compendio de pioneros selectos y fundamentales. Springer . p. 267. ISBN 978-1447153405. Recuperado el 13 de diciembre de 2015 .
  6. ^ Reilly, Edwin D. (2003). Hitos en la informática y la tecnología de la información . Grupo editorial Greenwood. pág. 164. ISBN 9781573565219.
  7. ^ W. Pugh, Emerson; R. Johnson, Lyle; H. Palmer, John (1991). Sistemas IBM 360 y primeros 370. MIT Press . pág. 706. ISBN. 0262161230. Recuperado el 9 de diciembre de 2015 .
  8. ^ "1953: La computadora Whirlwind debuta con memoria central". Museo de Historia de la Computación . Consultado el 2 de agosto de 2019 .
  9. ^ Taylor, Alan (18 de junio de 1979). Computerworld: Mass. Town se ha convertido en la capital de la informática. IDG Enterprise. pág. 25.
  10. ^ "1966: Las memorias RAM de semiconductores satisfacen las necesidades de almacenamiento de alta velocidad". Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
  11. ^ Frosch, CJ; Derick, L (1957). "Protección de superficies y enmascaramiento selectivo durante la difusión en silicio". Revista de la Sociedad Electroquímica . 104 (9): 547. doi :10.1149/1.2428650.
  12. ^ KAHNG, D. (1961). "Dispositivo de superficie de dióxido de silicio y silicio". Memorándum técnico de Bell Laboratories : 583–596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5.
  13. ^ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Berlín, Heidelberg: Springer-Verlag Berlin Heidelberg. pág. 321. ISBN 978-3-540-34258-8.
  14. ^ "Transistores: una descripción general". ScienceDirect . Consultado el 8 de agosto de 2019 .
  15. ^ abc «1970: Los semiconductores compiten con los núcleos magnéticos». Museo de Historia de la Computación . Consultado el 19 de junio de 2019 .
  16. ^ Diseño de estado sólido - vol. 6. Casa Horizon. 1965.
  17. ^ ab "Finales de los años 1960: comienzos de la memoria MOS" (PDF) . Museo de historia de semiconductores de Japón . 23 de enero de 2019. Consultado el 27 de junio de 2019 .
  18. ^ "Ficha técnica de la calculadora Toshiba "TOSCAL" BC-1411". Museo web de calculadoras antiguas . Archivado desde el original el 3 de julio de 2017. Consultado el 8 de mayo de 2018 .
  19. ^ "Calculadora de escritorio Toshiba "Toscal" BC-1411". Archivado desde el original el 20 de mayo de 2007.
  20. ^ "DRAM". IBM100 . IBM . 9 de agosto de 2017 . Consultado el 20 de septiembre de 2019 .
  21. ^ "Robert Dennard". Encyclopædia Britannica . Consultado el 8 de julio de 2019 .
  22. ^ Kent, Allen; Williams, James G. (6 de enero de 1992). Enciclopedia de microcomputadoras: volumen 9 - Lenguaje de programación de iconos para sistemas basados ​​en el conocimiento: técnicas APL. CRC press. p. 131. ISBN 9780824727086.
  23. ^ "1963: Se inventa la configuración de circuito MOS complementario". Museo de historia de la informática . Consultado el 6 de julio de 2019 .
  24. ^ ab «1978: SRAM CMOS rápida de doble pozo (Hitachi)» (PDF) . Museo de historia de semiconductores de Japón . Archivado (PDF) del original el 5 de julio de 2019. Consultado el 5 de julio de 2019 .
  25. ^ abc «Memoria». Tecnología de semiconductores en línea (STOL) . Consultado el 25 de junio de 2019 .
  26. ^ "Década de 1980: aumenta la capacidad de DRAM, avanza el cambio a CMOS y Japón domina el mercado" (PDF) . Museo de historia de semiconductores de Japón . Consultado el 19 de julio de 2019 .
  27. ^ Kahng, D.; Sze, SM (1967). "Una compuerta flotante y su aplicación a dispositivos de memoria". The Bell System Technical Journal . 46 (6): 1288–95. doi :10.1002/j.1538-7305.1967.tb01738.x.
  28. ^ "1971: Se introduce la ROM de semiconductores reutilizable". Museo de historia de la informática . Consultado el 19 de junio de 2019 .
  29. ^ abc Bez, R.; Pirovano, A. (2019). Avances en la tecnología de almacenamiento y memoria no volátil . Woodhead Publishing . ISBN 9780081025857.
  30. ^ Fulford, Benjamin (24 de junio de 2002). «Unsung hero». Forbes . Archivado desde el original el 3 de marzo de 2008. Consultado el 18 de marzo de 2008 .
  31. ^ Estados Unidos 4531203  Fujio Masuoka
  32. ^ "Toshiba: inventor de la memoria flash". Toshiba . Archivado desde el original el 20 de junio de 2019 . Consultado el 20 de junio de 2019 .
  33. ^ Masuoka, F.; Momodomi, M.; Iwata, Y.; Shirota, R. (1987). "Nuevas EPROM y flash EEPROM de ultraalta densidad con celda de estructura NAND". Electron Devices Meeting, 1987 International . IEDM 1987. IEEE . doi :10.1109/IEDM.1987.191485.
  34. ^ "Toshiba anuncia nueva tecnología flash NAND "3D"". Engadget . 12 de junio de 2007 . Consultado el 10 de julio de 2019 .
  35. ^ "Samsung presenta el primer SSD basado en 3D V-NAND para aplicaciones empresariales". Sitio web global de semiconductores de Samsung . Archivado desde el original el 15 de abril de 2021.
  36. ^ Clarke, Peter (2013). "Samsung confirma 24 capas en 3D NAND". EE Times .
  37. ^ Jacob, Bruce; Ng, Spencer; Wang, David (28 de julio de 2010). Sistemas de memoria: caché, DRAM, disco. Morgan Kaufmann. p. 355. ISBN 9780080553849.
  38. ^ ab Siddiqi, Muzaffer A. (19 de diciembre de 2012). RAM dinámica: avances tecnológicos. CRC Press. p. 10. ISBN 9781439893739.
  39. ^ abcd Li, Hai ; Chen, Yiran (19 de abril de 2016). Diseño de memoria no volátil: magnética, resistiva y de cambio de fase. CRC press. pp. 6, 7. ISBN 9781439807460.