La lógica dominó es una evolución basada en CMOS de las técnicas de lógica dinámica que consiste en una puerta lógica dinámica conectada en cascada a un inversor CMOS estático . [2] El término deriva del hecho de que en la lógica dominó, cada etapa hace ondular la siguiente etapa para su evaluación, de manera similar a las fichas de dominó que caen una tras otra . La lógica dominó contrasta con otras soluciones al problema de la cascada donde la cascada se interrumpe por relojes u otros medios.
La lógica dominó se desarrolló para acelerar los circuitos y resolver el problema de la cascada prematura, generalmente insertando inversores CMOS estáticos entre las etapas dominó para evitar la descarga prematura de otras puertas lógicas dinámicas en cascada. [3] La lógica dominó permite una oscilación lógica de riel a riel, y la salida puede cambiar del voltaje de la fuente de alimentación al voltaje de tierra.
La lógica dinámica se diferencia de la lógica estática en que incluye una señal de reloj para acelerar el rendimiento. En las puertas lógicas dinámicas CMOS, la salida de la puerta se precarga al voltaje de la fuente de alimentación mientras el reloj está apagado (la fase de "precarga") y luego se evalúa al estado lógico correcto mientras el reloj está encendido (la fase de "evaluación") drenando los transistores NMOS relevantes en la red pull-down. [2]
Sin embargo, al conectar en cascada puertas lógicas dinámicas, surge un problema: el estado de precarga "1" de la primera puerta puede provocar que la segunda puerta se descargue prematuramente, antes de que la primera haya alcanzado su estado correcto. Esto consume la precarga de la segunda puerta, que no se puede recuperar hasta el siguiente ciclo de reloj, por lo que no hay recuperación de este error. [4]
Para poner en cascada puertas lógicas dinámicas, una solución es la lógica dominó, que inserta un inversor estático común entre las etapas. En una estructura en cascada de lógica dominó de varias etapas, la evaluación de cada etapa hace que la siguiente etapa sea evaluada, de manera similar a las fichas de dominó que caen una tras otra. Una vez evaluadas, los estados de los nodos no pueden volver a "1" hasta que comience la siguiente fase de precarga. [3]
Aunque la inserción del inversor puede parecer contraria al objetivo de la lógica dinámica, dado que el inversor tiene un pFET (uno de los objetivos principales de la lógica dinámica es evitar los pFET siempre que sea posible, debido a la velocidad), existen dos razones por las que funciona bien. En primer lugar, no hay distribución en abanico hacia múltiples pFET; la compuerta dinámica se conecta a exactamente un inversor, por lo que la compuerta sigue siendo muy rápida. Además, dado que el inversor se conecta solo a nFET en las compuertas lógicas dinámicas, también es muy rápido. En segundo lugar, el pFET en un inversor se puede hacer más pequeño que en algunos tipos de compuertas lógicas. [5]
La distribución de carga puede causar dificultades para la integridad de la señal de lógica dominó; durante la fase de evaluación, los transistores NMOS próximos a la salida que están encendidos pueden causar una descarga no deseada del nodo de salida. Para solucionar esto, se puede utilizar un transistor guardián. Este transistor guardián es un transistor PMOS con su compuerta conectada a la salida del inversor, su fuente conectada a la fuente de alimentación y su drenaje conectado a la entrada del inversor. El transistor guardián conecta así el nodo dinámico a la fuente de alimentación siempre que se supone que está en el estado "1", lo que permite que la salida se restablezca correctamente a pesar de la distribución de carga. [6]
Otro problema de la lógica dominó es su propiedad no inversora; es decir, solo puede implementar puertas que no tengan inversiones en sus salidas (como puertas AND y puertas OR , a diferencia de las puertas NAND y puertas NOR ). Para rectificar esta propiedad, algunas variantes de la lógica dominó son de naturaleza diferencial o de doble carril, utilizando entradas invertidas y no invertidas para implementar la función lógica así como su inversa. Estas variedades también incluyen pFET acoplados de forma cruzada para atenuar el ruido . [2]
Los circuitos lógicos dominó tradicionales tienen "patas", es decir, tienen un transistor NMOS controlado por el reloj que está conectado al riel de tierra. Algunos circuitos lógicos dominó, sin embargo, son "sin patas": carecen de este transistor, lo que resulta en una mayor velocidad a costa de una mayor fuga de potencia. [7]