En los circuitos digitales , un nivel lógico es uno de un número finito de estados que puede habitar una señal digital . Los niveles lógicos suelen estar representados por la diferencia de voltaje entre la señal y tierra , aunque existen otros estándares. El rango de niveles de voltaje que representan cada estado depende de la familia lógica que se utilice. Se puede utilizar una palanca de cambios de nivel lógico para permitir la compatibilidad entre diferentes circuitos.
En lógica binaria, los dos niveles son lógico alto y lógico bajo , que generalmente corresponden a los números binarios 1 y 0 respectivamente o valores de verdad verdadero y falso respectivamente. Las señales con uno de estos dos niveles se pueden utilizar en álgebra booleana para el diseño o análisis de circuitos digitales.
El uso del nivel de voltaje más alto o más bajo para representar cualquiera de los estados lógicos es arbitrario. Las dos opciones son activa alta ( lógica positiva ) y activa baja ( lógica negativa ). Los estados activo-alto y activo-bajo se pueden mezclar a voluntad: por ejemplo, un circuito integrado de memoria de sólo lectura puede tener una señal de selección de chip que sea activa-baja, pero los bits de datos y direcciones son convencionalmente activos-altos. Ocasionalmente, un diseño lógico se simplifica invirtiendo la elección del nivel activo (ver las leyes de De Morgan ).
Históricamente, el nombre de una señal activa baja se escribe con una barra encima para distinguirla de una señal activa alta. Por ejemplo, el nombre Q , leído Q bar o Q not , representa una señal activa-baja. Las convenciones comúnmente utilizadas son:
Muchas señales de control en electrónica son señales activas bajas [2] (generalmente líneas de reinicio, líneas de selección de chip, etc.). Las familias lógicas como TTL pueden consumir más corriente de la que pueden generar, por lo que aumentan la inmunidad al ruido y al fanout . También permite la lógica OR cableada si las puertas lógicas son de colector abierto / drenaje abierto con una resistencia pull-up. Ejemplos de esto son el bus I²C y la Red de Área del Controlador (CAN), y el Bus Local PCI .
Algunas señales tienen un significado en ambos estados y la notación puede indicarlo. Por ejemplo, es común tener una línea de lectura/escritura designada R/ W , lo que indica que la señal es alta en caso de lectura y baja en caso de escritura.
Los dos estados lógicos generalmente están representados por dos voltajes diferentes, pero se utilizan dos corrientes diferentes en algunas señales lógicas, como la interfaz de bucle de corriente digital y la lógica de modo de corriente . Se especifican umbrales alto y bajo para cada familia lógica. Cuando está por debajo del umbral bajo, la señal es baja . Cuando está por encima del umbral alto, la señal es alta . Los niveles intermedios no están definidos, lo que da como resultado un comportamiento del circuito altamente específico de la implementación.
Es habitual permitir cierta tolerancia en los niveles de voltaje utilizados; por ejemplo, de 0 a 2 voltios podrían representar un 0 lógico y de 3 a 5 voltios, un 1 lógico. Un voltaje de 2 a 3 voltios no sería válido y ocurriría sólo en una condición de falla o durante una transición de nivel lógico. Sin embargo, pocos circuitos lógicos pueden detectar tal condición y la mayoría de los dispositivos interpretarán la señal simplemente como alta o baja de una manera indefinida o específica del dispositivo. Algunos dispositivos lógicos incorporan entradas de disparo Schmitt , cuyo comportamiento está mucho mejor definido en la región del umbral y tienen una mayor resiliencia ante pequeñas variaciones en el voltaje de entrada. El problema del diseñador de circuitos es evitar circunstancias que produzcan niveles intermedios, de modo que el circuito se comporte de manera predecible.
Casi todos los circuitos digitales utilizan un nivel lógico consistente para todas las señales internas. Ese nivel, sin embargo, varía de un sistema a otro. La interconexión de dos familias lógicas a menudo requería técnicas especiales, como resistencias pull-up adicionales o circuitos de interfaz especialmente diseñados conocidos como cambiadores de nivel. Un cambiador de nivel conecta un circuito digital que usa un nivel lógico a otro circuito digital que usa otro nivel lógico. A menudo se utilizan dos cambiadores de nivel, uno en cada sistema: un controlador de línea convierte desde niveles lógicos internos a niveles de línea de interfaz estándar; un receptor de línea convierte desde niveles de interfaz a niveles de voltaje internos.
Por ejemplo, los niveles TTL son diferentes a los de CMOS . Generalmente, una salida TTL no aumenta lo suficiente como para ser reconocida de manera confiable como un 1 lógico por una entrada CMOS, especialmente si solo está conectada a una entrada CMOS de alta impedancia de entrada que no genera una corriente significativa. Este problema se resolvió con la invención de la familia de dispositivos 74HCT que utiliza tecnología CMOS pero niveles lógicos de entrada TTL. Estos dispositivos sólo funcionan con una fuente de alimentación de 5 V.
Aunque son poco comunes, las computadoras ternarias evalúan la lógica ternaria o de tres valores de base 3 utilizando 3 niveles de voltaje.
En lógica de tres estados , un dispositivo de salida puede estar en uno de tres estados posibles: 0, 1 o Z, siendo este último el de alta impedancia . Esto no es un voltaje o un nivel lógico, pero significa que la salida no controla el estado del circuito conectado.
La lógica de cuatro valores agrega un cuarto estado, X ( no importa ), lo que significa que el valor de la señal no es importante ni está definido. Significa que una entrada no está definida o que se puede elegir una señal de salida para facilitar la implementación (consulte el mapa de Karnaugh § No me importa ).
IEEE 1164 define 9 estados lógicos para su uso en la automatización del diseño electrónico . El estándar incluye señales fuertes y débiles, alta impedancia y estados desconocidos y no inicializados.
En los dispositivos de almacenamiento de estado sólido, una celda de varios niveles almacena datos utilizando múltiples voltajes. Almacenar n bits en una celda requiere que el dispositivo distinga de manera confiable 2 n niveles de voltaje distintos.
Los códigos de línea digitales pueden utilizar más de dos estados para codificar y transmitir datos de manera más eficiente. Los ejemplos incluyen inversión de marca alternativa y 4B3T de telecomunicaciones, y variantes de modulación de amplitud de pulso utilizadas por Ethernet sobre par trenzado . Por ejemplo, 100BASE-TX usa codificación MLT-3 con tres niveles de voltaje diferencial (−1V, 0V, +1V) mientras que 1000BASE-T codifica datos usando cinco niveles de voltaje diferencial (−1V, −0.5V, 0V, +0.5V, +1V). [8] Una vez recibida, la codificación de línea se vuelve a convertir a binaria.
Se garantizan límites paramétricos para VDD de 5 V, 10 V y 15 V.
Comparación técnica de las familias lógicas AHC/HC/AC (CMOS I/O) y AHCT/HCT/ACT (TTL I/O)
Gráfico de voltaje lógico (página 4)