La lógica de modo actual ( CML ), o lógica acoplada en fuente ( SCL ), es un estilo de diseño digital que se utiliza tanto para puertas lógicas como para señalización digital de datos digitales a nivel de placa .
El principio básico de CML es que la corriente de un generador de corriente constante se dirige entre dos caminos alternativos dependiendo de si se representa un cero lógico o un uno lógico. Normalmente, el generador está conectado a las dos fuentes de un par de FET diferenciales , siendo las dos rutas sus dos drenajes. La lógica bipolar equivalente de emisor acoplado (ECL) funciona de manera similar, y la salida se toma de los colectores de los transistores BJT.
Como interconexión diferencial a nivel de PCB , está diseñada para transmitir datos a velocidades entre 312,5 Mbit/s y 3,125 Gbit/s a través de placas de circuito impreso estándar . [1]
La transmisión es punto a punto, unidireccional y generalmente termina en el destino con resistencias de 50 Ω a V cc en ambas líneas diferenciales. CML se utiliza frecuentemente en interfaces para componentes de fibra óptica. La principal diferencia entre CML y ECL como tecnología de enlace es la impedancia de salida de la etapa del controlador: el seguidor de emisor de ECL tiene una resistencia baja de alrededor de 5 Ω, mientras que CML se conecta a los drenajes de los transistores de control, que tienen una alta impedancia. por lo que la impedancia de la red pull up/down (típicamente resistiva de 50 Ω) es la impedancia de salida efectiva. Hacer coincidir esta impedancia de transmisión cerca de la impedancia característica de la línea de transmisión impulsada reduce en gran medida los timbres no deseados.
Las señales CML también han resultado útiles para las conexiones entre módulos. CML es la capa física utilizada en los enlaces de vídeo DVI , HDMI y FPD-Link III , las interfaces entre un controlador de pantalla y un monitor . [2]
Además, CML se ha utilizado ampliamente en sistemas integrados de alta velocidad, como transceptores de datos en serie y sintetizadores de frecuencia en sistemas de telecomunicaciones .
El rápido funcionamiento de los circuitos CML se debe principalmente a su menor oscilación de voltaje de salida en comparación con los circuitos CMOS estáticos , así como a la muy rápida conmutación de corriente que tiene lugar en los transistores del par diferencial de entrada. Uno de los requisitos principales de un circuito lógico en modo corriente es que el transistor de polarización de corriente debe permanecer en la región de saturación para mantener una corriente constante.
Recientemente, CML se ha utilizado en aplicaciones de potencia ultrabaja. Los estudios muestran que, si bien la corriente de fuga en los circuitos CMOS estáticos convencionales se está convirtiendo en un desafío importante para reducir la disipación de energía, un buen control del consumo de corriente de los CML los convierte en un muy buen candidato para un uso de energía extremadamente bajo. Llamado CML subumbral o lógica acoplada de fuente subumbral (STSCL), [3] [4] [5] el consumo actual de cada puerta se puede reducir a unas pocas decenas de picoamperios.