En electrónica, la lógica de emisor acoplado ( ECL ) es una familia lógica de transistores bipolares de circuito integrado de alta velocidad . ECL utiliza un amplificador diferencial de transistor de unión bipolar (BJT) saturado con entrada de un solo extremo y corriente de emisor limitada para evitar la región de operación saturada (completamente encendida) y su comportamiento de apagado lento. [2] A medida que la corriente se dirige entre dos patas de un par de emisor acoplado, la ECL a veces se denomina lógica de dirección de corriente (CSL), [3] lógica de modo de corriente (CML) [4] o seguidor de emisor de interruptor de corriente. (FRESC) lógica. [5]
En ECL, los transistores nunca están saturados, los voltajes de entrada y salida tienen una pequeña oscilación (0,8 V), la impedancia de entrada es alta y la impedancia de salida es baja. Como resultado, los transistores cambian de estado rápidamente, los retardos de puerta son bajos y la capacidad de distribución es alta. [6] Además, el consumo de corriente esencialmente constante de los amplificadores diferenciales minimiza los retrasos y fallas debido a la inductancia y capacitancia de la línea de suministro, y las salidas complementarias disminuyen el tiempo de propagación de todo el circuito al reducir el número de inversores.
La principal desventaja de ECL es que cada puerta consume corriente continuamente, lo que significa que requiere (y disipa) significativamente más energía que las de otras familias lógicas, especialmente cuando están inactivas.
El equivalente de la lógica acoplada al emisor elaborada a partir de FET se denomina lógica acoplada a la fuente (SCFL). [7]
Una variación de ECL en la que todas las rutas de señal y entradas de puerta son diferenciales se conoce como lógica de interruptor de corriente diferencial (DCS). [8]
ECL fue inventado en agosto de 1956 en IBM por Hannon S. Yourke. [10] [11] Originalmente llamada lógica de dirección actual , se usó en las computadoras Stretch , IBM 7090 e IBM 7094 . [9] La lógica también se llamó circuito en modo corriente. [12] También se utilizó para hacer los circuitos ASLT en el IBM 360/91. [13] [14] [15]
El interruptor actual de Yourke era un amplificador diferencial cuyos niveles lógicos de entrada eran diferentes de los niveles lógicos de salida. "Sin embargo, en el modo de funcionamiento actual, la señal de salida consta de niveles de voltaje que varían alrededor de un nivel de referencia diferente del nivel de referencia de entrada". [16] En el diseño de Yourke, los dos niveles de referencia lógica diferían en 3 voltios. En consecuencia, se utilizaron dos versiones complementarias: una versión NPN y una versión PNP. La salida NPN podría controlar las entradas PNP y viceversa. "Las desventajas son que se necesitan voltajes de alimentación más diferentes y se necesitan transistores tanto pnp como npn". [9]
En lugar de alternar etapas NPN y PNP, otro método de acoplamiento empleaba diodos Zener y resistencias para cambiar los niveles lógicos de salida para que fueran los mismos que los niveles lógicos de entrada. [17]
A principios de la década de 1960, los circuitos ECL se implementaron en circuitos integrados monolíticos y consistían en una etapa de entrada de amplificador diferencial para realizar la lógica y seguida de una etapa seguidora de emisor para controlar las salidas y cambiar los voltajes de salida para que fueran compatibles con las entradas. . Las etapas de salida del seguidor de emisor también podrían usarse para realizar lógica cableada o .
Motorola introdujo su primera línea de circuito integrado monolítico digital, MECL I, en 1962. [18] Motorola desarrolló varias series mejoradas, con MECL II en 1966, MECL III en 1968 con un tiempo de propagación de puerta de 1 nanosegundo y velocidades de conmutación de flip-flop de 300 MHz. y la serie 10.000 (con menor consumo de energía y velocidades de borde controladas) en 1971. [19] La familia MECL 10H se introdujo en 1981. [20] Fairchild presentó la familia F100K. [ ¿cuando? ]
La familia ECLinPS ("ECL en picosegundos") se introdujo en 1987. [21] ECLinPS tiene un retardo de puerta única de 500 ps y una frecuencia de conmutación de flip-flop de 1,1 GHz. [22] Las piezas de la familia ECLinPS están disponibles en múltiples fuentes, incluidas Arizona Microtek, Micrel, National Semiconductor y ON Semiconductor. [23]
El alto consumo de energía de ECL significó que se haya utilizado principalmente cuando la alta velocidad es un requisito vital. Las computadoras centrales de alta gama más antiguas, como las Enterprise System/9000, miembros de la familia de computadoras ESA/390 de IBM , usaban ECL, [24] al igual que el Cray-1 ; [25] y mainframes Amdahl de primera generación . (Los mainframes IBM actuales utilizan CMOS . [26] ) A partir de 1975, los procesadores de mayor rendimiento de Digital Equipment Corporation se basaban en CPU ECL de múltiples chips, desde el ECL KL10 hasta el ECL VAX 8000 y finalmente el VAX 9000 . En 1991, se lanzó el CMOS NVAX , que ofrecía un rendimiento comparable al VAX 9000 a pesar de costar 25 veces menos y consumir considerablemente menos energía. [27] Las computadoras MIPS R6000 también usaban ECL. Algunos de estos diseños de computadoras utilizaron matrices de puertas ECL .
ECL se basa en un par de emisor acoplado ( de cola larga ), sombreado en rojo en la figura de la derecha. La mitad izquierda del par (sombreado en amarillo) consta de dos transistores de entrada T1 y T2 conectados en paralelo (se considera una puerta ejemplar de dos entradas) que implementan lógica NOR. El voltaje de base del transistor derecho T3 se mantiene fijo mediante una fuente de voltaje de referencia, sombreada en verde claro: el divisor de voltaje con una compensación térmica de diodo (R1, R2, D1 y D2) y, a veces, un seguidor de emisor de amortiguación (no se muestra en la imagen). ); por lo tanto, los voltajes del emisor se mantienen relativamente estables. Como resultado, la resistencia del emisor común RE actúa casi como una fuente de corriente . Los voltajes de salida en las resistencias de carga del colector R C1 y R C3 son desplazados y amortiguados a las salidas inversora y no inversora por los seguidores de emisor T4 y T5 (sombreados en azul). Las resistencias del emisor de salida R E4 y R E5 no existen en todas las versiones de ECL. En algunos casos, las resistencias de terminación de línea de 50 Ω conectadas entre las bases de los transistores de entrada y −2 V actúan como resistencias de emisor. [28]
La operación del circuito ECL se considera a continuación asumiendo que el voltaje de entrada se aplica a la base T1, mientras que la entrada T2 no se utiliza o se aplica un "0" lógico.
Durante la transición , el núcleo del circuito, el par emisor-acoplado (T1 y T3), actúa como un amplificador diferencial con entrada de un solo extremo. La fuente de corriente de "cola larga" (R E ) establece la corriente total que fluye a través de las dos patas del par. El voltaje de entrada controla la corriente que fluye a través de los transistores compartiéndola entre las dos patas, dirigiéndola toda hacia un lado cuando no está cerca del punto de conmutación. La ganancia es mayor que en los estados finales (ver más abajo) y el circuito cambia rápidamente.
Con un voltaje de entrada bajo ("0" lógico) o un voltaje de entrada alto ("1" lógico), el amplificador diferencial está sobreaccionado. El transistor (T1 o T3) está cortado y el otro (T3 o T1) está en una región lineal activa que actúa como una etapa de emisor común con degeneración del emisor que toma toda la corriente, privando al otro transistor de corte.
El transistor activo está cargado con una resistencia de emisor relativamente alta R E que introduce una retroalimentación negativa significativa (degeneración del emisor). Para evitar la saturación del transistor activo de modo que el tiempo de difusión que ralentiza la recuperación de la saturación no esté involucrado en el retardo lógico, [2] las resistencias del emisor y del colector se eligen de modo que, con el voltaje de entrada máximo, quede algo de voltaje a través del transistor. . La ganancia residual es baja ( K = R C / R E < 1). El circuito es insensible a las variaciones del voltaje de entrada y el transistor permanece firmemente en la región lineal activa. La resistencia de entrada es alta debido a la retroalimentación negativa en serie.
El transistor de corte rompe la conexión entre su entrada y salida. Como resultado, su voltaje de entrada no afecta el voltaje de salida. La resistencia de entrada vuelve a ser alta ya que la unión base-emisor está cortada.
Otras características notables de la familia ECL incluyen el hecho de que el gran requisito de corriente es aproximadamente constante y no depende significativamente del estado del circuito. Esto significa que los circuitos ECL generan relativamente poco ruido de energía, a diferencia de otros tipos de lógica que consumen más corriente cuando conmutan que en reposo. En aplicaciones criptográficas, los circuitos ECL también son menos susceptibles a ataques de canales laterales , como el análisis de potencia diferencial . [ cita necesaria ]
El tiempo de propagación de esta disposición puede ser inferior a un nanosegundo, incluido el retraso de la señal al entrar y salir del paquete de circuitos integrados. Algún tipo de ECL siempre ha sido la familia lógica más rápida. [29] [30]
Endurecimiento por radiación : mientras que los chips normales de calidad comercial pueden soportar 100 grises (10 krad), muchos dispositivos ECL están operativos después de 100.000 grises (10 Mrad). [31]
Los circuitos ECL generalmente funcionan con fuentes de alimentación negativas (el extremo positivo de la fuente está conectado a tierra). Otras familias lógicas ponen a tierra el extremo negativo de la fuente de alimentación. Esto se hace principalmente para minimizar la influencia de las variaciones de la fuente de alimentación en los niveles lógicos. ECL es más sensible al ruido en V CC y es relativamente inmune al ruido en V EE . [32] Debido a que la tierra debe ser el voltaje más estable en un sistema, ECL se especifica con una tierra positiva. En este sentido, cuando varía el voltaje de suministro, las caídas de voltaje a través de las resistencias del colector cambian ligeramente (en el caso de una fuente de corriente constante del emisor, no cambian en absoluto). Como las resistencias del colector están firmemente "unidas" a tierra, los voltajes de salida se "mueven" ligeramente (o no se mueven en absoluto). Si el extremo negativo de la fuente de alimentación estuviera conectado a tierra, las resistencias del colector estarían conectadas al riel positivo. A medida que las caídas de voltaje constante a través de las resistencias del colector cambian ligeramente (o no cambian en absoluto), los voltajes de salida siguen las variaciones del voltaje de suministro y las dos partes del circuito actúan como cambiadores de nivel de corriente constante. En este caso, el divisor de tensión R1-R2 compensa en cierta medida las variaciones de tensión. La fuente de alimentación positiva tiene otra desventaja: los voltajes de salida variarán ligeramente (±0,4 V) en un contexto de alto voltaje constante (+3,9 V). Otra razón para utilizar una fuente de alimentación negativa es la protección de los transistores de salida contra un cortocircuito accidental que se desarrolle entre la salida y tierra [33] (pero las salidas no están protegidas contra un cortocircuito con el riel negativo).
El valor de la tensión de alimentación se elige de modo que fluya suficiente corriente a través de los diodos de compensación D1 y D2 y la caída de tensión a través de la resistencia del emisor común R E sea adecuada.
Los circuitos ECL disponibles en el mercado abierto generalmente funcionan con niveles lógicos incompatibles con otras familias. Esto significaba que la interoperación entre ECL y otras familias lógicas, como la popular familia TTL , requería circuitos de interfaz adicionales. El hecho de que los niveles lógicos alto y bajo estén relativamente cerca significa que ECL sufre de pequeños márgenes de ruido, lo que puede ser problemático.
Al menos un fabricante, IBM , fabricó circuitos ECL para utilizarlos en los productos del propio fabricante. Las fuentes de alimentación eran sustancialmente diferentes de las utilizadas en el mercado abierto. [24]
La lógica de emisor acoplado positivo , también llamada pseudo-ECL , (PECL) es un desarrollo posterior de ECL que utiliza un suministro positivo de 5 V en lugar de un suministro negativo de 5,2 V. [34] La lógica de emisor acoplado positivo de bajo voltaje (LVPECL) es una versión de PECL con potencia optimizada, que utiliza un suministro positivo de 3,3 V en lugar de 5 V. PECL y LVPECL son sistemas de señalización diferencial y se utilizan principalmente en circuitos de distribución de reloj y de alta velocidad.
Un error común es pensar que los dispositivos PECL son ligeramente diferentes de los dispositivos ECL. De hecho, cada dispositivo ECL es también un dispositivo PECL. [35]
Niveles lógicos: [36]
Raven se inició en 1988... Raven era un diseño VAX simplificado con una CPU de un solo chip y una FPU de un solo chip. Implementado en celdas estándar ECL de Fujitsu, estaba destinado a funcionar a 250 Mhz y entregar 50 "VUPS"... La disipación de energía habría sido sorprendente (para el día) 150 W.
