La integración a escala de oblea ( WSI ) es un sistema de construcción de redes de circuitos integrados muy grandes (comúnmente llamados "chip") a partir de una oblea de silicio entera para producir un único "superchip". Al combinar un gran tamaño y un empaquetado reducido, se esperaba que WSI condujera a costos drásticamente reducidos para algunos sistemas, en particular las supercomputadoras masivamente paralelas, pero ahora se está empleando para el aprendizaje profundo . El nombre proviene del término integración a muy gran escala , el estado del arte cuando se estaba desarrollando WSI.
En el proceso normal de fabricación de circuitos integrados, se produce un único cristal cilíndrico grande ( bola ) de silicio y luego se corta en discos conocidos como obleas. Luego, las obleas se limpian y pulen como preparación para el proceso de fabricación. Se utiliza un proceso fotográfico para modelar la superficie donde se debe depositar el material encima de la oblea y donde no. Se deposita el material deseado y se retira la máscara fotográfica para la siguiente capa. A partir de entonces, la oblea se procesa repetidamente de esta manera, colocando capa tras capa de circuitos en la superficie.
Se depositan múltiples copias de estos patrones en la oblea en forma de rejilla a lo largo de la superficie de la oblea. Después de modelar todas las ubicaciones posibles, la superficie de la oblea aparece como una hoja de papel cuadriculado, con líneas de cuadrícula que delinean los chips individuales. Cada una de estas ubicaciones de la red se prueba para detectar defectos de fabricación mediante equipos automatizados. Las ubicaciones que se encuentran defectuosas se registran y marcan con un punto de pintura (este proceso se conoce como "entintar un troquel" y las técnicas de fabricación de obleas más modernas ya no requieren marcas físicas para identificar el troquel defectuoso). Luego se corta la oblea para cortar los chips individuales. Esos chips defectuosos se desechan o se reciclan, mientras que los chips en funcionamiento se colocan en el embalaje y se vuelven a probar para detectar cualquier daño que pueda ocurrir durante el proceso de embalaje.
Los defectos en la superficie de las obleas y los problemas durante el proceso de estratificación/deposición son imposibles de evitar y provocan que algunos de los chips individuales sean defectuosos. Los ingresos de los chips restantes en funcionamiento deben cubrir el coste total de la oblea y su procesamiento, incluidos los chips defectuosos desechados. Por lo tanto, cuanto mayor sea el número de chips de trabajo o mayor el rendimiento , menor será el costo de cada chip individual. Para maximizar el rendimiento, se desea hacer los chips lo más pequeños posible, de modo que se pueda obtener un mayor número de chips de trabajo por oblea. [ se necesita aclaración ]
La fracción significativa del costo de fabricación (normalmente 30% -50%) [ cita necesaria ] está relacionada con las pruebas y el embalaje de los chips individuales. Un coste adicional está asociado a la conexión de los chips en un sistema integrado (normalmente a través de una placa de circuito impreso ). La integración a escala de oblea busca reducir este costo, así como mejorar el rendimiento, mediante la construcción de chips más grandes en un solo paquete (en principio, chips del tamaño de una oblea completa). [ cita necesaria ]
Por supuesto, esto no es fácil, ya que, dados los defectos de las obleas, un único diseño grande impreso en una oblea casi siempre no funcionaría. Un objetivo constante ha sido desarrollar métodos para manejar áreas defectuosas de las obleas a través de la lógica, en lugar de cortarlas fuera de la oblea. Generalmente, este enfoque utiliza un patrón de cuadrícula de subcircuitos y "nuevos cables" alrededor de las áreas dañadas utilizando la lógica adecuada. Si la oblea resultante tiene suficientes subcircuitos funcionales, se puede utilizar a pesar de los fallos.
La mayor parte de la pérdida de rendimiento en la fabricación de chips proviene de defectos en las capas del transistor o en las capas inferiores de metal de alta densidad. Otro enfoque, el tejido de interconexión de silicio (Si-IF), no tiene ninguno de los dos en la oblea. Si-IF coloca solo capas metálicas de densidad relativamente baja en la oblea, aproximadamente la misma densidad que las capas superiores de un sistema en un chip , utilizando la oblea solo para interconexiones entre pequeños chips desnudos muy apretados . [1] Se han estudiado procesadores basados en Si-IF [2] y conmutadores de red [3] .
Muchas empresas intentaron desarrollar sistemas de producción WSI en las décadas de 1970 y 1980, pero todas fracasaron. Texas Instruments e ITT Corporation lo vieron como una forma de desarrollar microprocesadores complejos y volver a ingresar a un mercado donde estaban perdiendo terreno, pero ninguno lanzó ningún producto.
Gene Amdahl también intentó desarrollar WSI como método para fabricar una supercomputadora, iniciando Trilogy Systems en 1980 [4] [5] [6] y obteniendo inversiones de Groupe Bull , Sperry Rand y Digital Equipment Corporation , quienes (junto con otros) proporcionaron una financiación estimada de 230 millones de dólares. El diseño requería un chip cuadrado de 2,5" con 1200 pines en la parte inferior.
El esfuerzo estuvo plagado de una serie de desastres, incluidas inundaciones que retrasaron la construcción de la planta y luego arruinaron el interior de la sala blanca. Después de gastar alrededor de 1⁄3 del capital sin nada que mostrar, Amdahl finalmente declaró que la idea sólo funcionaría con un rendimiento del 99,99%, lo que no sucedería hasta dentro de 100 años . Utilizó el capital inicial restante de Trilogy para comprar Elxsi , un fabricante de superminicomputadoras, en 1985. Los esfuerzos de Trilogy finalmente terminaron y "se convirtieron" en Elxsi. [7]
En 1989, Anamartic desarrolló una memoria de pila de obleas basada en la tecnología de Ivor Catt , [8] pero la empresa no pudo garantizar un suministro suficientemente grande de obleas de silicio y las plegó en 1992.
El 19 de agosto de 2019, la empresa estadounidense de sistemas informáticos Cerebras Systems presentó su progreso en el desarrollo de WSI para la aceleración del aprendizaje profundo . El chip Wafer-Scale Engine (WSE-1) de Cerebras mide 46.225 mm 2 (215 mm × 215 mm), aproximadamente 56 veces más grande que el chip de GPU más grande. Está fabricado por TSMC utilizando su proceso de 16 nm. El WSE-1 cuenta con 1,2 billones de transistores, 400.000 núcleos de IA, 18 GB de SRAM en el chip, ancho de banda de estructura en oblea de 100 Pbit/s y ancho de banda de E/S fuera de oblea de 1,2 Pbit/s. El precio y la velocidad del reloj no han sido revelados. [9] En 2020, el producto de la empresa, el CS-1, se probó en simulaciones de dinámica de fluidos computacional . En comparación con la supercomputadora Joule de NETL , la CS-1 era 200 veces más rápida y consumía mucha menos energía. [10]
En abril de 2021, Cerebras anunció el WSE-2, con el doble de transistores y un rendimiento declarado del 100%, [11] que se logra diseñando un sistema en el que se puede evitar cualquier defecto de fabricación. [11] El sistema Cerebras CS-2, que incorpora el WSE-2, está en producción en serie .
En marzo de 2024, Cerebras anunció el WSE-3 con el doble de rendimiento que el poseedor del récord anterior, el Cerebras WSE-2, con el mismo consumo de energía y por el mismo precio. Está dirigido al entrenamiento de IA y se basa en el proceso de 5 nm de TSMC. [12]