El hyperSPARC , cuyo nombre en código es "Pinnacle", es un microprocesador que implementa la arquitectura del conjunto de instrucciones (ISA) SPARC versión 8 desarrollada por Ross Technology para Cypress Semiconductor .
El hyperSPARC se presentó en 1993 y competía con el SuperSPARC de Sun Microsystems . Raju Vegesna fue el microarquitecto. El hyperSPARC fue el principal competidor de Sun Microsystems a mediados de los años 90. Cuando Fujitsu adquirió Ross de Cypress, su nuevo propietario consideró que el hyperSPARC era más importante que el SPARC64 desarrollado por HAL Computer Systems , también una subsidiaria de Fujitsu, una opinión que compartían los analistas.
El hyperSPARC era un microprocesador superescalar de dos vías . Tenía cuatro unidades de ejecución: una unidad de números enteros, una unidad de coma flotante, una unidad de carga/almacenamiento y una unidad de ramificación. El hyperSPARC tiene una caché de instrucciones de 8 KB en el chip, desde la que se extraían y decodificaban dos instrucciones por ciclo. El decodificador no podía decodificar nuevas instrucciones si las instrucciones decodificadas previamente no se enviaban a las unidades de ejecución.
El archivo de registro de enteros contenía 136 registros, lo que proporcionaba ocho ventanas de registro , una característica definida en la ISA de SPARC. Tenía dos puertos de lectura. La unidad de enteros tenía una secuencia de cuatro etapas , de las cuales se agregaron dos etapas para que la secuencia fuera igual a todas las secuencias que no eran de punto flotante. La multiplicación y división de enteros, instrucciones agregadas en la versión V8 de la arquitectura SPARC, tenían una latencia de 18 y 37 ciclos, respectivamente, y detenían la secuencia hasta que se completaban.
El microprocesador admitía multiprocesamiento en sistemas MBus .
El hyperSPARC consta de 1,2 millones de transistores. Fue fabricado por Cypress en su proceso de metal complementario de óxido de metal semiconductor (CMOS) de dos capas de 0,65 μm. Las iteraciones posteriores del hyperSPARC tienen más transistores debido a nuevas características y se trasladaron a procesos más nuevos. Fueron fabricados por Fujitsu , excepto la última iteración, que fue fabricada por NEC .
El hyperSPARC era un diseño de múltiples chips. Estaba empaquetado en un módulo multichip de cerámica (MCM) con una matriz de rejilla de pines (PGA).
El hyperSPARC utilizaba el chipset SparcSet de Cypress, que se presentó a finales de julio de 1992. Fue desarrollado por la empresa emergente de Santa Clara, California, Nimbus Technologies, Inc. para Cypress, que fabricó el diseño. SparcSet también era compatible con otros microprocesadores SPARC.