Colector abierto , drenaje abierto , emisor abierto y fuente abierta se refieren a las configuraciones de pines de salida de circuitos integrados (CI) que procesan la función interna del CI a través de un transistor con un terminal expuesto que no está conectado internamente (es decir, "abierto"). Uno de los rieles internos de alto o bajo voltaje del CI generalmente se conecta a otro terminal de ese transistor. Cuando el transistor está apagado, la salida está desconectada internamente de cualquier riel de alimentación interno, un estado llamado "alta impedancia" ( Hi-Z ). Las configuraciones de salidas abiertas difieren, por lo tanto, de las salidas push-pull , que utilizan un par de transistores para generar un voltaje o corriente específicos .
Estas configuraciones de salidas abiertas se utilizan a menudo para aplicaciones digitales cuando el transistor actúa como un interruptor , para permitir la conversión a nivel lógico, conexiones lógicas cableadas y uso compartido de línea. Por lo general, se requieren resistencias pull-up/down externas para configurar la salida durante el estado Hi-Z a un voltaje específico. Las aplicaciones analógicas incluyen ponderación analógica, suma, limitación y convertidores de digital a analógico .
Los transistores de unión bipolar tipo n ( BJT) NPN y nMOS ( transistor de efecto de campo de semiconductor de óxido metálico tipo n ) tienen mayor conductancia que sus parientes PNP y pMOS, por lo que pueden usarse con más frecuencia para estas salidas. Las salidas abiertas que usan transistores PNP y pMOS usarán el riel de voltaje interno opuesto que usan los transistores NPN y nMOS.
Una salida de colector abierto procesa la salida de un CI a través de la base de un transistor de unión bipolar (BJT) interno, cuyo colector está expuesto como pin de salida externo .
En el caso de las salidas de colector abierto NPN, el emisor del transistor NPN está conectado internamente a tierra, [1] por lo que el colector abierto NPN forma internamente una conexión de cortocircuito (técnicamente de baja impedancia o "low-Z") con el bajo voltaje (que podría ser tierra ) cuando el transistor está encendido , o un circuito abierto (técnicamente de alta impedancia o "hi-Z") cuando el transistor está apagado. La salida generalmente está conectada a una resistencia pull-up externa , que eleva el voltaje de salida al voltaje de suministro de la resistencia cuando el transistor está apagado.
En el caso de las salidas de colector abierto PNP, el emisor del transistor PNP está conectado internamente al riel de voltaje positivo , por lo que el colector genera un voltaje alto cuando el transistor está encendido o es de alta impedancia cuando está apagado. Esto a veces se denomina "colector abierto, se activa".
La salida del emisor abierto expone el emisor como salida. [2]
Para una salida de emisor abierto NPN, el colector está conectado al riel de voltaje positivo , por lo que el emisor emite un voltaje alto cuando el transistor está encendido y es de alta impedancia cuando está apagado.
Para una salida de emisor abierto PNP, el colector está conectado a la fuente de bajo voltaje, por lo que el emisor emite un voltaje bajo cuando el transistor está encendido y es de alta impedancia cuando está apagado.
La salida de drenaje abierto utiliza un transistor MOS (MOSFET) en lugar de BJT y expone el drenaje del MOSFET como salida. [1] : 488ff
Una salida de drenaje abierto nMOS se conecta a tierra cuando se aplica un alto voltaje a la compuerta del MOSFET, o presenta una alta impedancia cuando se aplica un bajo voltaje a la compuerta. El voltaje en este estado de alta impedancia sería flotante (indefinido) porque el MOSFET no conduce, por lo que las salidas de drenaje abierto nMOS requieren una resistencia pull-up conectada a un riel de voltaje positivo para producir un alto voltaje de salida.
Los dispositivos microelectrónicos que utilizan una salida de drenaje abierto nMOS pueden proporcionar una resistencia pull-up interna "débil" (alta resistencia, a menudo del orden de 100 kΩ) para conectar el terminal en cuestión a la fuente de alimentación positiva del dispositivo para que su voltaje de salida no flote. Estas resistencias pull-up débiles reducen el consumo de energía debido a su menor calentamiento óhmico y posiblemente evitan la necesidad de una resistencia pull-up externa. Las resistencias pull-up externas pueden ser "más fuertes" (menor resistencia, quizás 3 kΩ) para reducir los tiempos de subida de la señal (como con I²C ) o para minimizar el ruido (como en las entradas RESET del sistema ).
Los microcontroladores modernos pueden permitir la programación de pines de salida particulares para utilizar un drenaje abierto en lugar de una salida push-pull , la fuerza del pull-up interno y permitir la desactivación de los pull-up internos cuando no se desee. [3]
En el caso de los pMOS con drenaje abierto, la salida se conecta al riel de alimentación positivo cuando el transistor está encendido y es de alta impedancia cuando está apagado. Esto a veces se denomina "drenaje abierto, excitación alta".
La salida de código abierto expone la fuente del MOSFET como salida.
Para una salida de código abierto nMOS, el drenaje está conectado internamente al riel de voltaje positivo, por lo que la fuente emite un voltaje alto cuando el transistor está encendido y es de alta impedancia cuando está apagado.
Para una salida de código abierto pMOS, el drenaje está conectado internamente al riel de bajo voltaje, por lo que la salida se conecta al riel de bajo voltaje cuando el transistor está encendido, o es de alta impedancia cuando está apagado.
Las configuraciones que se conectan internamente a un alto voltaje son controladores de fuente. [4] Las configuraciones que se conectan internamente a un bajo voltaje son controladores de sumidero. [5]
La salida abierta se indica en los esquemas con estos símbolos IEEE : [7]
Nota: esta sección trata principalmente de colectores abiertos npn, aunque generalmente también se aplica el drenador abierto nMOS.
Debido a que la resistencia pull-up es externa y no necesita estar conectada al voltaje de suministro del chip, se puede usar en su lugar un voltaje más bajo o más alto que el voltaje de suministro del chip (siempre que no exceda el valor nominal máximo absoluto de la salida del chip). Por lo tanto, a veces se utilizan salidas abiertas para interconectar diferentes familias de dispositivos que tienen diferentes niveles de voltaje operativo. El transistor de colector abierto puede clasificarse para soportar un voltaje más alto que el voltaje de suministro del chip. Esta técnica se usa comúnmente en circuitos lógicos que operan a 5 V o menos para impulsar dispositivos de voltaje más alto, como motores eléctricos , LED en serie , [8] relés de 12 V , pantallas fluorescentes de vacío de 50 V o tubos Nixie que requieren más de 100 V.
Otra ventaja es que se puede conectar más de una salida de colector abierto a una sola línea. Si todas las salidas de colector abierto conectadas a una línea están apagadas (es decir, en el estado de alta impedancia), la resistencia pull-up será el único dispositivo que establezca el voltaje de la línea y aumentará el voltaje de la línea. Pero si una o más salidas de colector abierto conectadas a la línea están encendidas (es decir, conduciendo a tierra), dado que cualquiera de ellas es lo suficientemente fuerte como para superar la capacidad limitada de la resistencia pull-up para mantener el voltaje alto, el voltaje de la línea se reducirá. Esta conexión lógica cableada tiene varios usos.
Al unir la salida de varios colectores abiertos y conectarla a una resistencia pull-up, la línea común se convierte en un AND cableado en lógica activa alta . La salida será alta (verdadera) solo cuando todas las puertas estén en el estado de alta impedancia, y será baja (falsa) en caso contrario, como el AND booleano. Cuando se trata como lógica activa baja, esto se comporta como el OR booleano, ya que la salida es baja (verdadera) cuando cualquier entrada es baja. Consulte Lógica transistor-transistor § Lógica cableada de colector abierto .
La compartición de línea se utiliza para interrupciones y buses (como I²C o 1-Wire ). La salida de colector abierto permite que un dispositivo activo controle la línea compartida sin interferencias de los otros dispositivos inactivos. Si se utilizara por error la salida push-pull , el dispositivo activo que intenta establecer un voltaje de línea bajo estaría en competencia con los otros dispositivos que intentan establecer un voltaje de línea alto, lo que daría como resultado una salida impredecible y calor.
Los dispositivos SCSI -1 utilizan un colector abierto para la señalización eléctrica. [9] SCSI-2 y SCSI-3 pueden utilizar EIA-485 .
Las salidas de colector abierto también pueden ser útiles para ponderación analógica, suma, limitación, convertidores de digital a analógico , etc., pero dichas aplicaciones no se analizan aquí.
Un problema de los dispositivos de colector abierto y similares con resistencia de pull-up es que la resistencia consume energía constantemente mientras la salida es baja. Las velocidades de funcionamiento más altas requieren valores de resistencia más bajos para una pull-up más rápida, lo que consume aún más energía.
Además, cuando se acciona una carga, la corriente a través de la resistencia pull-up reduce el alto voltaje de salida mediante una caída de voltaje igual a la corriente multiplicada por la resistencia, según la ley de Ohm .
Los controladores de drenaje abierto pseudo ( POD ) tienen una fuerte fuerza de pull-down pero una fuerza de pull-up más débil. El propósito es reducir la demanda de potencia general en comparación con el uso de un pull-up fuerte y un pull-down fuerte. [10] Un controlador de drenaje abierto puro, en comparación, no tiene fuerza de pull-up excepto por la corriente de fuga: toda la acción de pull-up está en la resistencia de terminación externa. Es por eso que el término "pseudo" tiene que usarse aquí: hay algo de pull-up en el lado del controlador cuando la salida está en estado alto, la fuerza de pull-up restante se proporciona terminando en paralelo el receptor en el extremo más alejado del alto voltaje, a menudo usando un terminador conmutable en la matriz en lugar de una resistencia separada.
JEDEC estandarizó los términos POD15, [11] POD125, [12] POD135, [13] y POD12 [14] para voltajes de suministro de interfaz de 1,5 V, 1,25 V, 1,35 V y 1,2 V respectivamente.
La memoria DDR4 utiliza controladores POD12 pero con la misma potencia de controlador (34 Ω/48 Ω) para pull-down (R onPd ) y pull-up (R onPu ). El término POD en DDR4 se refiere únicamente al tipo de terminación que es solo pull-up paralelo sin la terminación pulldown en el extremo más alejado. [ aclaración necesaria ] El punto de referencia (V REF ) para la entrada no es la mitad de la fuente de alimentación como lo era en DDR3 y puede ser más alto. A fines de 2011 se publicó una comparación [15] de los esquemas de terminación DDR3 y DDR4 en términos de sesgo, apertura ocular y consumo de energía. [ ¿relevante? ]
