En los campos de la electrónica digital y el hardware informático , la arquitectura de memoria multicanal es una tecnología que aumenta la velocidad de transferencia de datos entre la memoria DRAM y el controlador de memoria agregando más canales de comunicación entre ellos. En teoría, esto multiplica la velocidad de datos exactamente por el número de canales presentes. La memoria de doble canal emplea dos canales. La técnica se remonta a la década de 1960 y se utilizó en IBM System/360 Model 91 y en CDC 6600 . [1]
Los procesadores modernos de escritorio y estaciones de trabajo de alta gama, como la serie AMD Ryzen Threadripper y la línea Intel Core i9 Extreme Edition, admiten memoria de cuatro canales. Los procesadores de servidor de la serie AMD Epyc y las plataformas Intel Xeon brindan soporte al ancho de banda de la memoria desde el diseño del módulo de cuatro canales hasta el diseño de ocho canales. [2] En marzo de 2010, AMD lanzó los procesadores Socket G34 y Magny-Cours Opteron 6100 series [3] con soporte para memoria de cuatro canales. En 2006, Intel lanzó conjuntos de chips que admiten memoria de cuatro canales para su plataforma LGA771 [4] y posteriormente, en 2011, para su plataforma LGA2011 . [5] Se diseñaron conjuntos de chips de microcomputadoras con aún más canales; por ejemplo, el chipset de AlphaStation 600 (1995) admite memoria de ocho canales, pero el backplane de la máquina limita el funcionamiento a cuatro canales. [6]
Los controladores de memoria habilitados para doble canal en una arquitectura de sistema de PC utilizan dos canales de datos de 64 bits. El doble canal no debe confundirse con la doble velocidad de datos (DDR), en la que el intercambio de datos se realiza dos veces por reloj DRAM. Las dos tecnologías son independientes entre sí y muchas placas base utilizan ambas mediante el uso de memoria DDR en una configuración de doble canal.
La arquitectura de doble canal requiere una placa base con capacidad de doble canal y dos o más módulos de memoria DDR. Los módulos de memoria se instalan en bancos correspondientes, cada uno de los cuales pertenece a un canal diferente. El manual de la placa base proporcionará una explicación de cómo instalar la memoria para esa unidad en particular. Por lo general, se puede colocar un par de módulos de memoria coincidentes en el primer banco de cada canal y un par de módulos de diferente capacidad en el segundo banco. [7] Los módulos clasificados a diferentes velocidades se pueden ejecutar en modo de doble canal, aunque la placa base ejecutará todos los módulos de memoria a la velocidad del módulo más lento. Sin embargo, algunas placas base tienen problemas de compatibilidad con ciertas marcas o modelos de memoria cuando intentan usarlas en modo de doble canal. Por esta razón, generalmente se recomienda utilizar pares idénticos de módulos de memoria, motivo por el cual la mayoría de los fabricantes de memorias venden ahora "kits" de DIMM de pares coincidentes. Varios fabricantes de placas base sólo admiten configuraciones en las que se utiliza un "par coincidente" de módulos. Un par coincidente debe coincidir en:
En teoría, cualquier par de módulos de memoria coincidentes se puede utilizar en funcionamiento de uno o dos canales, siempre que la placa base admita esta arquitectura.
Con la introducción de DDR5 , cada DIMM DDR5 tiene dos subcanales independientes.
En teoría, las configuraciones de dos canales duplican el ancho de banda de la memoria en comparación con las configuraciones de un solo canal. Esto no debe confundirse con la memoria de doble velocidad de datos (DDR), que duplica el uso del bus DRAM al transferir datos tanto en los flancos ascendentes como descendentes de las señales de reloj del bus de memoria.
El doble canal se concibió originalmente como una forma de maximizar el rendimiento de la memoria combinando dos buses de 64 bits en un único bus de 128 bits. [ disputado ] [ cita necesaria ] Esto se llama retrospectivamente el modo "agrupado". Sin embargo, debido a las mediocres ganancias de rendimiento en las aplicaciones de consumo, [8] las implementaciones más modernas de doble canal utilizan el modo "no agrupado" de forma predeterminada, que mantiene dos buses de memoria de 64 bits pero permite el acceso independiente a cada canal, en apoyo de subprocesos múltiples. con procesadores multinúcleo . [9] [10]
La diferencia entre "agrupados" y "no agrupados" también podría imaginarse como una analogía con la forma en que funciona RAID 0 , en comparación con JBOD . [11] Con RAID 0 (que es análogo al modo "agrupado"), depende de la capa lógica adicional proporcionar un mejor (idealmente uniforme) uso de todas las unidades de hardware disponibles (dispositivos de almacenamiento o módulos de memoria) y un mayor rendimiento general. . Por otro lado, con JBOD (que es análogo al modo "no agrupado") se confía en los patrones de uso estadísticos para garantizar un mayor rendimiento general mediante el uso uniforme de todas las unidades de hardware disponibles. [9] [10]
La arquitectura DDR3 de triple canal se utiliza en la serie Intel Core i7 -900 (la serie Intel Core i7-800 solo admite hasta doble canal). La plataforma LGA 1366 (por ejemplo, Intel X58) admite DDR3 de triple canal, normalmente 1333 y 1600 Mhz, pero puede funcionar a velocidades de reloj más altas en determinadas placas base. Los procesadores AMD Socket AM3 no utilizan la arquitectura DDR3 de triple canal, sino que utilizan memoria DDR3 de doble canal. Lo mismo se aplica a las series Intel Core i3, Core i5 y Core i7-800, que se utilizan en las plataformas LGA 1156 (p. ej., Intel P55 ). Según Intel, un Core i7 con DDR3 funcionando a 1066 MHz ofrecerá velocidades máximas de transferencia de datos de 25,6 GB/s cuando funcione en modo entrelazado de triple canal . Esto, afirma Intel, conduce a un rendimiento más rápido del sistema, así como a un mayor rendimiento por vatio . [12]
Cuando se opera en modo de triple canal, la latencia de la memoria se reduce debido al entrelazado, lo que significa que se accede a cada módulo de forma secuencial para obtener bits de datos más pequeños en lugar de llenar completamente un módulo antes de acceder al siguiente. Los datos se distribuyen entre los módulos en un patrón alterno, lo que potencialmente triplica el ancho de banda de memoria disponible para la misma cantidad de datos, en lugar de almacenarlos todos en un módulo.
La arquitectura solo se puede utilizar cuando los tres, o un múltiplo de tres, módulos de memoria son idénticos en capacidad y velocidad y están colocados en ranuras de tres canales. Cuando se instalan dos módulos de memoria, la arquitectura funcionará en modo de arquitectura de doble canal. [13]
La memoria de cuatro canales debutó en la plataforma Intel Nehalem-EX LGA 1567 de CPU Xeon, también conocida como Beckton en 2010, y se introdujo en la línea de productos de gama alta en la plataforma Intel X79 LGA 2011 con Sandy Bridge-E a finales de 2011. DDR4 reemplazó a DDR3 en la plataforma Intel X99 LGA 2011 , también conocida como Haswell-E, y también se utiliza en la plataforma Threadripper de AMD . [16] La arquitectura DDR3 de cuatro canales se utiliza en la plataforma AMD G34 y en las CPU Intel antes mencionadas antes de Haswell. Los procesadores AMD para la plataforma C32 y los procesadores Intel para la plataforma LGA 1155 (por ejemplo, Intel Z68 ) utilizan en su lugar memoria DDR3 de doble canal.
La arquitectura sólo se puede utilizar cuando los cuatro módulos de memoria (o un múltiplo de cuatro) son idénticos en capacidad y velocidad y están colocados en ranuras de cuatro canales. Cuando se instalan dos módulos de memoria, la arquitectura funcionará en modo de doble canal; Cuando se instalan tres módulos de memoria, la arquitectura funcionará en modo de triple canal. [13]
Una prueba comparativa realizada por TweakTown, utilizando SiSoftware Sandra, midió alrededor de un 70 % de aumento en el rendimiento de una configuración de cuatro canales, en comparación con una configuración de dos canales. [17] : pág. 5 Otras pruebas realizadas por TweakTown sobre el mismo tema no mostraron diferencias significativas en el rendimiento, lo que lleva a la conclusión de que no todos los programas de referencia están a la altura de la tarea de explotar el mayor paralelismo que ofrecen las configuraciones de memoria multicanal. [17] : pág. 6
Soportado por procesadores de servidor Qualcomm Centriq , [20] y procesadores de la plataforma Intel Xeon Scalable. [21]
Respaldado por los procesadores de servidor Cavium ThunderX2 , los procesadores de servidor de AMD desde su plataforma Epyc y la línea Threadripper PRO de procesadores para estaciones de trabajo de clase profesional. [22] [23] [24]
La arquitectura de memoria de canal Dodeca o de 12 canales se introduce con los procesadores de servidor de AMD desde su plataforma Epyc 9004 lanzada en 2022, utilizando memoria DDR5 . [25]
Cuando los DCT están en modo agrupado, como se especifica en [The DRAM Controller Select Low Register] F2x110 [DctGangEn], cada DIMM lógico tiene dos canales de ancho. Se requiere que cada DIMM físico de un DIMM lógico de 2 canales tenga el mismo tamaño y utilice los mismos parámetros de temporización. Ambos DCT deben programarse con la misma información (consulte 2.8.1 [Registros de configuración DCT]). Cuando los DCT están en modo no agrupado, un DIMM lógico equivale a un DIMM físico de 64 bits y cada canal está controlado por un DCT diferente. Se recomienda que los sistemas típicos se ejecuten en modo no agrupado para beneficiarse del paralelismo adicional generado al usar los DCT de forma independiente. Consulte 2.12.2 [Consideraciones de DRAM para ECC] para conocer las implicaciones de DRAM ECC del modo agrupado y no agrupado. El modo agrupado no es compatible con los procesadores S1g3, S1g4, ASB2 y G34.