La validación y depuración posterior al silicio es el último paso en el desarrollo de un circuito integrado de semiconductores .
Durante el proceso previo al silicio, los ingenieros prueban los dispositivos en un entorno virtual con sofisticadas herramientas de simulación , emulación y verificación formal . Por el contrario, las pruebas de validación posteriores al silicio se realizan en dispositivos reales que funcionan a gran velocidad en placas de sistemas comerciales del mundo real utilizando herramientas basadas en afirmaciones y analizadores lógicos .
Las grandes empresas de semiconductores gastan millones en la creación de nuevos componentes; estos son los " costos irrecuperables " de la implementación del diseño. En consecuencia, es imperativo que el nuevo chip funcione en total y perfecta conformidad con su especificación y se entregue al mercado en plazos de tiempo muy ajustados para el consumidor. Incluso un retraso de unas pocas semanas puede costar decenas de millones de dólares. Por lo tanto, la validación posterior al silicio es uno de los pasos más importantes para una implementación exitosa del diseño.
Los chips, compuestos por 500.000 elementos lógicos, son el cerebro de silicio de los teléfonos móviles, los reproductores de MP3, las impresoras y los periféricos de ordenador, los televisores digitales, los sistemas de diagnóstico por imagen, los componentes utilizados en la seguridad y el confort del transporte e incluso los sistemas de gestión de edificios. Ya sea por su amplia difusión entre los consumidores o por su aplicación de misión crítica, el fabricante debe estar absolutamente seguro de que el dispositivo está completamente validado.
La mejor manera de lograr un alto nivel de confianza es aprovechar el trabajo de verificación previo al silicio (que puede representar hasta el 30 % del costo total de la implementación) y utilizar ese conocimiento en el sistema posterior al silicio. Hoy en día, gran parte de este trabajo se realiza de forma manual, lo que explica en parte los altos costos asociados con la validación del sistema. Sin embargo, recientemente se han introducido algunas herramientas para automatizar la validación del sistema posterior al silicio.
Los entornos de diseño basados en simulación disfrutan de la enorme ventaja de una observabilidad casi perfecta , lo que significa que el diseñador puede ver cualquier señal en casi cualquier momento. Sin embargo, sufren por la cantidad restringida de datos que pueden generar durante la validación del sistema posterior al silicio. Muchos dispositivos complicados indican sus problemas solo después de días o semanas de pruebas, y producen un volumen de datos que llevaría siglos reproducir en un simulador. Los emuladores basados en FPGA , una parte bien establecida de la mayoría de las técnicas de implementación, son más rápidos que los simuladores de software, pero no brindarán las pruebas integrales a la velocidad del sistema necesarias para la confiabilidad del dispositivo.
Además, el problema de la validación posterior al silicio está empeorando, ya que la complejidad del diseño aumenta debido a los increíbles avances en el procesamiento de materiales semiconductores. El tiempo transcurrido desde el prototipo de silicio (el llamado "primer silicio") hasta la producción en serie está aumentando, y los errores se les escapan a los clientes. El gasto asociado con el endurecimiento de la propiedad intelectual está aumentando. Hoy en día, la industria se centra en técnicas que permitan a los diseñadores amortizar mejor su inversión en la verificación previa al silicio hasta la validación posterior al silicio. Las mejores de estas soluciones permiten una visibilidad a escala de cable en el chip asequible, escalable y automatizada.
La validación post-silicio abarca todo el esfuerzo de validación que se invierte en un sistema después de que los primeros prototipos de silicio están disponibles, pero antes del lanzamiento del producto. Si bien en el pasado la mayor parte de este esfuerzo se dedicaba a validar los aspectos eléctricos del diseño o diagnosticar defectos sistemáticos de fabricación, hoy una parte cada vez mayor del esfuerzo se centra en la validación funcional del sistema. Esta tendencia se debe en gran parte a la creciente complejidad de los sistemas digitales, que limita la cobertura de verificación proporcionada por las metodologías tradicionales anteriores al silicio. Como resultado, una serie de errores funcionales sobreviven en el silicio fabricado, y es tarea de la validación post-silicio detectarlos y diagnosticarlos para que no se escapen al sistema lanzado. Los errores en esta categoría son a menudo errores a nivel de sistema y situaciones excepcionales enterradas profundamente en el espacio de estado de diseño: dado que estos problemas abarcan muchos módulos de diseño, son difíciles de identificar con las herramientas anteriores al silicio, caracterizadas por una escalabilidad y un rendimiento limitados.
Por otra parte, la validación posterior al silicio se beneficia de un rendimiento bruto muy alto, ya que las pruebas se ejecutan directamente en el silicio fabricado. Al mismo tiempo, plantea varios desafíos a las metodologías de validación tradicionales, debido a la limitada observabilidad interna y la dificultad de aplicar modificaciones a los chips de silicio fabricados. Estos dos factores conducen a su vez a desafíos críticos en el diagnóstico y la corrección de errores.