stringtranslate.com

Transistor de efecto de campo de aleta

Un dispositivo FinFET de doble puerta

Un transistor de efecto de campo de aletas ( FinFET ) es un dispositivo multipuerta , un MOSFET ( transistor de efecto de campo de metal-óxido-semiconductor ) construido sobre un sustrato donde la compuerta se coloca en dos, tres o cuatro lados del canal o se envuelve alrededor del canal (puerta por todas partes), formando una estructura de doble o incluso multipuerta. A estos dispositivos se les ha dado el nombre genérico de "FinFET" porque la región de fuente/drenaje forma aletas en la superficie de silicio. Los dispositivos FinFET tienen tiempos de conmutación significativamente más rápidos y una densidad de corriente más alta que la tecnología CMOS (metal-óxido-semiconductor complementario) planar . [1]

FinFET es un tipo de transistor no planar o transistor "3D". [2] Es la base para la fabricación de dispositivos semiconductores nanoelectrónicos modernos . Los microchips que utilizan puertas FinFET se comercializaron por primera vez en la primera mitad de la década de 2010 y se convirtieron en el diseño de puerta dominante en los nodos de proceso de 14 nm , 10 nm y 7 nm .

Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma compuerta, que actúan eléctricamente como una sola. La cantidad de aletas se puede variar para ajustar la potencia y el rendimiento de la excitación, [3] y la potencia de la excitación aumenta con una mayor cantidad de aletas. [4]

Historia

El concepto de un transistor de película fina de doble puerta (TFT) fue propuesto por HR Farrah ( Bendix Corporation ) y RF Steinberg en 1967. [5] Un MOSFET de doble puerta fue propuesto más tarde por Toshihiro Sekigawa del Laboratorio Electrotécnico (ETL) en una patente de 1980 que describe el transistor XMOS planar. [6] Sekigawa fabricó el transistor XMOS con Yutaka Hayashi en el ETL en 1984. Demostraron que los efectos de canal corto se pueden reducir significativamente al intercalar un dispositivo de silicio sobre aislante (SOI) completamente agotado entre dos electrodos de puerta conectados entre sí. [7] [8]

El primer tipo de transistor FinFET se denominó transistor "Depleted Lean-channel Transistor" (DELTA), que fue fabricado por primera vez en Japón por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio de Investigación Central de Hitachi en 1989. [7] [9] [10] La compuerta del transistor puede cubrir y hacer contacto eléctrico con la aleta del canal semiconductor tanto en la parte superior como en los lados o solo en los lados. El primero se denomina transistor de triple compuerta y el segundo transistor de doble compuerta . Un transistor de doble compuerta puede tener opcionalmente cada lado conectado a dos terminales o contactos diferentes. Esta variante se denomina transistor dividido . Esto permite un control más refinado del funcionamiento del transistor.

El ingeniero indonesio Effendi Leobandung, mientras trabajaba en la Universidad de Minnesota , publicó un artículo con Stephen Y. Chou en la 54.ª Conferencia de Investigación de Dispositivos en 1996 en el que se describía el beneficio de cortar un transistor CMOS ancho en muchos canales con un ancho estrecho para mejorar el escalamiento del dispositivo y aumentar la corriente del dispositivo al aumentar el ancho efectivo del dispositivo. [11] Esta estructura es la que parece un FinFET moderno. Aunque se sacrifica algo del ancho del dispositivo al cortarlo en anchos estrechos, la conducción de la pared lateral de las aletas estrechas compensa con creces la pérdida, en el caso de las aletas altas. [12] [13] El dispositivo tenía un ancho de canal de 35 nm y una longitud de canal de 70 nm . [11]

El potencial de la investigación de Digh Hisamoto sobre los transistores DELTA atrajo la atención de la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA), que en 1997 otorgó un contrato a un grupo de investigación de la Universidad de California, Berkeley para desarrollar un transistor de submicrones profundos basado en la tecnología DELTA. [14] El grupo estaba dirigido por Hisamoto junto con Chenming Hu de TSMC . El equipo realizó los siguientes avances entre 1998 y 2004. [15]

Acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000, [20] utilizado para describir un transistor no planar de doble puerta construido sobre un sustrato SOI. [21]

En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET de compuerta completa (GAA). [22] [23] En 2011, los investigadores de la Universidad Rice Masoud Rostami y Kartik Mohanram demostraron que los FinFET pueden tener dos compuertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con compuertas eficientes y de bajo consumo. [24]

En 2020, Chenming Hu recibió el premio Medalla de Honor IEEE por su desarrollo del FinFET, al que el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) atribuyó el mérito de llevar los transistores a la tercera dimensión y extender la ley de Moore . [25]

Comercialización

En diciembre de 2002, TSMC presentó el primer transistor de 25 nanómetros de la industria que funcionaba con tan solo 0,7 voltios . El diseño "Omega FinFET", llamado así por la similitud entre la letra griega " Omega " y la forma en que la compuerta envuelve la estructura de fuente/drenaje, tiene un retardo de compuerta de tan solo 0,39 picosegundos (ps) para el transistor tipo N y 0,88 ps para el tipo P.

En 2004, Samsung presentó un diseño "Bulk FinFET", que hizo posible la producción en masa de dispositivos FinFET. Demostraron una memoria de acceso aleatorio dinámica ( DRAM ) fabricada con un proceso Bulk FinFET de 90  nm . [15]

En 2011, Intel demostró los transistores tri-gate , donde la compuerta rodea el canal en tres lados, lo que permite una mayor eficiencia energética y un menor retraso de la compuerta (y, por lo tanto, un mayor rendimiento) en comparación con los transistores planares. [26] [27] [28]

Los chips producidos comercialmente a 22 nm y menos generalmente han utilizado diseños de compuerta FinFET (pero existen procesos planares hasta 18 nm, con 12 nm en desarrollo). La variante tri-gate de Intel se anunció a 22 nm en 2011 para su microarquitectura Ivy Bridge . [29] Estos dispositivos se enviaron a partir de 2012. A partir de 2014, a 14 nm (o 16 nm) las principales fundiciones (TSMC, Samsung, GlobalFoundries ) utilizaron diseños FinFET.

En 2013, SK Hynix comenzó la producción comercial en masa de un  proceso de 16 nm, [30] TSMC comenzó la producción de un  proceso FinFET de 16 nm, [31] y Samsung Electronics comenzó la producción de un proceso de 10  nm . [32] TSMC comenzó la producción de un proceso de 7 nm en 2017, [33] y Samsung comenzó la producción de un proceso de 5 nm en 2018. [34] En 2019, Samsung anunció planes para la producción comercial de un proceso GAAFET  de 3 nm para 2021. [35] FD-SOI (Fully Depleted Silicon On Insulator ) ha sido visto como una alternativa potencial de bajo costo a los FinFET. [36]

La producción comercial de memorias nanoelectrónicas de semiconductores FinFET comenzó en la década de 2010. [1] En 2013, SK Hynix comenzó la producción en masa de memoria flash NAND de 16 nm , [30] y Samsung Electronics comenzó la producción de memoria flash NAND de celdas multinivel (MLC) de 10 nm . [32] En 2017, TSMC comenzó la producción de memoria SRAM utilizando un proceso de 7 nm. [33]  

Véase también

Referencias

  1. ^ ab Kamal, Kamal Y. (2022). "La era del silicio: tendencias en la industria de dispositivos semiconductores" (PDF) . Revista de revisión de ciencia y tecnología de ingeniería . 15 (1): 110–115. doi :10.25103/jestr.151.14. ISSN  1791-2377. S2CID  249074588 . Consultado el 26 de mayo de 2022 .
  2. ^ "¿Qué es Finfet?". Computer Hope . 26 de abril de 2017. Consultado el 4 de julio de 2019 .
  3. ^ Shimpi, Anand Lal (4 de mayo de 2011). "Intel anuncia los primeros transistores 3D Tri-Gate de 22 nm, que se comercializarán en el segundo semestre de 2011". AnandTech . Consultado el 18 de enero de 2022 .
  4. ^ "Simposio VLSI - TSMC e Imec sobre tecnología avanzada de procesos y dispositivos hacia los 2 nm". 25 de febrero de 2024.
  5. ^ Farrah, HR; Steinberg, RF (febrero de 1967). "Análisis de transistores de película fina de doble puerta". IEEE Transactions on Electron Devices . 14 (2): 69–74. Bibcode :1967ITED...14...69F. doi :10.1109/T-ED.1967.15901.
  6. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 de febrero de 2003). "Consideración primaria sobre el modelado compacto de MOSFET DG con modo de operación de cuatro terminales". TechConnect Briefs . 2 (2003): 330–333. S2CID  189033174.
  7. ^ ab Colinge, JP (2008). FinFET y otros transistores multipuerta. Springer Science & Business Media. págs. 11 y 39. ISBN 9780387717517.
  8. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (agosto de 1984). "Características de voltaje umbral calculadas de un transistor XMOS que tiene una compuerta inferior adicional". Electrónica de estado sólido . 27 (8): 827–828. Bibcode :1984SSEle..27..827S. doi :10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  9. ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (diciembre de 1989). "Un transistor de canal delgado completamente agotado (DELTA): un nuevo MOSFET SOI ultradelgado vertical". International Technical Digest on Electron Devices Meeting . págs. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  10. ^ "Ganadores del premio IEEE Andrew S. Grove". Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado desde el original el 9 de septiembre de 2018. Consultado el 4 de julio de 2019 .
  11. ^ ab Leobandung, Effendi; Chou, Stephen Y. (1996). "Reducción de los efectos de canal corto en MOSFET SOI con ancho de canal de 35 nm y longitud de canal de 70 nm". 1996 54th Annual Device Research Conference Digest . págs. 110–111. doi :10.1109/DRC.1996.546334. ISBN 0-7803-3358-6.S2CID30066882  .​
  12. ^ Leobandung, Effendi (junio de 1996). Nanoscale MOSFETs and single charge transistors on SOI (tesis doctoral). Minneapolis, Minnesota: Universidad de Minnesota. pág. 72.
  13. ^ Leobandung, Effendi; Gu, Jian; Guo, Lingjie; Chou, Stephen Y. (1997-11-01). "Transistores de efecto de campo de semiconductores de óxido metálico de canal de cable y de compuerta envolvente con una reducción significativa de los efectos de canal corto". Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures Processing, Measurement, and Phenomena . 15 (6): 2791–2794. Bibcode :1997JVSTB..15.2791L. doi :10.1116/1.589729. ISSN  1071-1023.
  14. ^ "La ventaja revolucionaria de los FPGA con tecnología Tri-Gate" (PDF) . Intel . 2014 . Consultado el 4 de julio de 2019 .
  15. ^ ab Tsu-Jae King, Liu (11 de junio de 2012). «FinFET: Historia, fundamentos y futuro». Universidad de California, Berkeley . Curso breve sobre tecnología VLSI. Archivado desde el original el 28 de mayo de 2016. Consultado el 9 de julio de 2019 .
  16. ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (diciembre de 1998). "Un MOSFET de canal plegado para la era de las profundidades sub-décimas de micrón". International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217) . págs. 1032–1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. Número de identificación del sujeto  37774589.
  17. ^ Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (diciembre de 1999). "Sub 50-nm FinFET: PMOS" (PDF) . International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318) . págs. 67–70. doi :10.1109/IEDM.1999.823848. ISBN . 0-7803-5410-9. S2CID  7310589. Archivado desde el original (PDF) el 6 de junio de 2010. Consultado el 25 de septiembre de 2019 .
  18. ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (diciembre de 2001). "Tecnologías FinFET CMOS sub-20 nm". International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224) . pp. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3.S2CID8908553  .​
  19. ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (diciembre de 2002). "Escalado de FinFET a una longitud de compuerta de 10 nm" (PDF) . Compendio. International Electron Devices Meeting . págs. 251–254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN  0-7803-7462-2. S2CID  7106946. Archivado desde el original (PDF) el 27 de mayo de 2020. Consultado el 25 de septiembre de 2019 .
  20. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (diciembre de 2000). "FinFET: un MOSFET de doble puerta autoalineado escalable a 20 nm". IEEE Transactions on Electron Devices . 47 (12): 2320–2325. Bibcode :2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi :10.1109/16.887014. 
  21. ^ Hisamoto, Digh; Hu, Chenming ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles; et al. (mayo de 2001). "FinFET de canal P sub-50 nm" (PDF) . IEEE Transactions on Electron Devices . 48 (5): 880–886. Bibcode :2001ITED...48..880H. doi :10.1109/16.918235.
  22. ^ "Todavía hay espacio en el fondo. (Transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)", Nanoparticle News , 1 de abril de 2006, archivado desde el original el 6 de noviembre de 2012 , consultado el 6 de julio de 2019
  23. ^ Lee, Hyunjin; et al. (2006). "FinFET de puerta versátil de sub-5 nm para escalamiento definitivo". Simposio de 2006 sobre tecnología VLSI, 2006. Compendio de artículos técnicos . págs. 58-59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN. 978-1-4244-0005-8. Número de identificación del sujeto  26482358.
  24. ^ Rostami, M.; Mohanram, K. (2011). "FinFET de doble puerta independiente Vth para circuitos lógicos de baja potencia" (PDF) . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  25. ^ "Cómo el padre de los FinFET ayudó a salvar la Ley de Moore: Chenming Hu, ganador de la Medalla de Honor IEEE 2020, llevó los transistores a la tercera dimensión". IEEE Spectrum . 21 de abril de 2020 . Consultado el 27 de diciembre de 2021 .
  26. ^ Bohr, Mark; Mistry, Kaizad (mayo de 2011). "La revolucionaria tecnología de transistores de 22 nm de Intel" (PDF) . intel.com . Consultado el 18 de abril de 2018 .
  27. ^ Grabham, Dan (6 de mayo de 2011). «Transistores Tri-Gate de Intel: todo lo que necesita saber». TechRadar . Consultado el 19 de abril de 2018 .
  28. ^ Bohr, Mark T.; Young, Ian A. (2017). "Tendencias de escalado de CMOS y más allá". IEEE Micro . 37 (6): 20–29. doi :10.1109/MM.2017.4241347. S2CID  6700881. La siguiente gran innovación en transistores fue la introducción de los transistores FinFET (tri-gate) en la tecnología de 22 nm de Intel en 2011.
  29. ^ "Tecnología de transistores 3-D Tri-Gate de 22 nm de Intel". Sala de prensa de Intel .
  30. ^ ab "Historia: década de 2010". SK Hynix . Archivado desde el original el 17 de mayo de 2021 . Consultado el 8 de julio de 2019 .
  31. ^ "Tecnología de 16/12 nm". TSMC . Consultado el 30 de junio de 2019 .
  32. ^ ab "Samsung produce en masa memoria Flash NAND MLC de 3 bits y 128 GB". Tom's Hardware . 11 de abril de 2013. Archivado desde el original el 21 de junio de 2019 . Consultado el 21 de junio de 2019 .
  33. ^ ab "Tecnología de 7 nm". TSMC . Consultado el 30 de junio de 2019 .
  34. ^ Shilov, Anton. "Samsung completa el desarrollo de la tecnología de proceso EUV de 5 nm". www.anandtech.com . Consultado el 31 de mayo de 2019 .
  35. ^ Armasu, Lucian (11 de enero de 2019), "Samsung planea la producción en masa de chips GAAFET de 3 nm en 2021", www.tomshardware.com
  36. ^ "Samsung, GF Ramp FD-SOI". 27 de abril de 2018.

Enlaces externos