stringtranslate.com

Circuito sincrónico

En electrónica digital , un circuito síncrono es un circuito digital en el que los cambios en el estado de los elementos de memoria están sincronizados por una señal de reloj . En un circuito lógico digital secuencial , los datos se almacenan en dispositivos de memoria llamados flip-flops o latches. La salida de un flip-flop es constante hasta que se aplica un pulso a su entrada de "reloj", tras lo cual la entrada del flip-flop se engancha en su salida. En un circuito lógico síncrono, un oscilador electrónico llamado reloj genera una cadena (secuencia) de pulsos, la "señal de reloj". Esta señal de reloj se aplica a cada elemento de almacenamiento, por lo que en un circuito síncrono ideal, cada cambio en los niveles lógicos de sus componentes de almacenamiento es simultáneo. Idealmente, la entrada a cada elemento de almacenamiento ha alcanzado su valor final antes de que se produzca el siguiente reloj, por lo que se puede predecir exactamente el comportamiento de todo el circuito. En la práctica, se requiere cierto retraso para cada operación lógica, lo que da como resultado limitaciones de velocidad máxima a la que puede funcionar cada sistema síncrono.

Para que estos circuitos funcionen correctamente, es necesario tener mucho cuidado en el diseño de las redes de distribución de reloj . El análisis de tiempo estático se utiliza a menudo para determinar la velocidad máxima de funcionamiento segura.

Casi todos los circuitos digitales, y en particular casi todas las CPU, son circuitos totalmente síncronos con un reloj global. Las excepciones se suelen comparar con los circuitos totalmente síncronos. Las excepciones incluyen circuitos autosíncronos, [1] [2] [3] [4] circuitos globalmente asincrónicos, circuitos localmente síncronos y circuitos totalmente asincrónicos .

Véase también

Referencias

  1. ^ Laboratorios Asada e Ikeda. "Circuito auto-sincrónico". "FPGA auto-sincrónico". 2009.
  2. ^ "bloques lógicos configurables auto-sincrónicos".
  3. ^ Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Operación de energía mínima con control de potencia autónomo a nivel de compuerta y escala de voltaje autosincronizados". 2012. doi :10.1587/transele.E95.C.546
  4. ^ Devlin, B.; Ueki, H.; Mori, S.; Miyauchi, S.; Ikeda, M.; Asada, K. "Análisis de rendimiento y ataque de canal lateral de un elemento de procesamiento de multiplicador Montgomery autosincronizado para RSA en CMOS de 40 nm". 2012. doi :10.1109/ASSCC.2012.6570807