stringtranslate.com

SONOS

SONOS , abreviatura de "silicio-óxido-nitruro-óxido-silicio", más precisamente, " silicio policristalino " — " dióxido de silicio " — " nitruro de silicio " — "dióxido de silicio" — " silicio ", [1] : 121  es una estructura de sección transversal de MOSFET (transistor de efecto de campo de metal-óxido-semiconductor), realizada por PCY Chen de Fairchild Camera and Instrument en 1977. [2] Esta estructura se utiliza a menudo para memorias no volátiles , como EEPROM y memorias flash . A veces se utiliza para pantallas LCD TFT . [3] Es una de las variantes CTF (flash de trampa de carga) . Se distingue de las estructuras de memoria no volátil tradicionales por el uso de nitruro de silicio (Si 3 N 4 o Si 9 N 10 ) en lugar de " FG (puerta flotante) a base de polisilicio " para el material de almacenamiento de carga . [4] : Fig. 1  Otra variante es "SHINOS" ("silicio"—" hi-k "—"nitruro"—"óxido"—"silicio"), que es una capa de óxido superior sustituida por material de alto κ . Otra variante avanzada es "MONOS" ("metal–óxido–nitruro–óxido–silicio"). [5] : 137  [6] : 66  Las empresas que ofrecen productos basados ​​en SONOS incluyen Cypress Semiconductor , Macronix , Toshiba , United Microelectronics Corporation y Floadia Archivado 2022-11-01 en Wayback Machine .

Descripción

Dibujo en sección transversal de una celda de memoria SONOS

Una celda de memoria SONOS está formada por un transistor MOSFET de canal N de polisilicio estándar con la adición de una pequeña lámina de nitruro de silicio insertada dentro del óxido de compuerta del transistor. La lámina de nitruro no es conductora, pero contiene una gran cantidad de sitios de captura de carga capaces de retener una carga electrostática . La capa de nitruro está aislada eléctricamente del transistor circundante, aunque las cargas almacenadas en el nitruro afectan directamente la conductividad del canal del transistor subyacente. El sándwich de óxido/nitruro generalmente consta de una capa inferior de óxido de 2 nm de espesor, una capa intermedia de nitruro de silicio de 5 nm de espesor y una capa superior de óxido de 5 a 10 nm.

Cuando la compuerta de control de polisilicio está polarizada positivamente, los electrones de las regiones de fuente y drenaje del transistor atraviesan la capa de óxido y quedan atrapados en el nitruro de silicio. Esto genera una barrera de energía entre el drenaje y la fuente, lo que eleva el voltaje umbral V t (el voltaje de la compuerta y la fuente necesario para que la corriente fluya a través del transistor). Los electrones se pueden eliminar nuevamente aplicando una polarización negativa en la compuerta de control.

Una matriz de memoria SONOS se construye fabricando una red de transistores SONOS que están conectados por líneas de control horizontales y verticales (líneas de palabras y líneas de bits) a circuitos periféricos como decodificadores de direcciones y amplificadores de detección . Después de almacenar o borrar la celda, el controlador puede medir el estado de la celda haciendo pasar un pequeño voltaje a través de los nodos de fuente-drenaje; si fluye corriente, la celda debe estar en el estado "sin electrones atrapados", que se considera un "1" lógico . Si no se ve corriente, la celda debe estar en el estado "electrones atrapados", que se considera un estado "0". Los voltajes necesarios normalmente son de aproximadamente 2 V para el estado borrado y alrededor de 4,5 V para el estado programado.

Comparación con la estructura de compuerta flotante

En general , SONOS es muy similar a las celdas de memoria tradicionales de tipo FG (puerta flotante) , [1] : 117  pero hipotéticamente ofrece un almacenamiento de mayor calidad. Esto se debe a la suave homogeneidad de la película Si3N4 en comparación con la película policristalina que tiene pequeñas irregularidades. La memoria flash requiere la construcción de una barrera aislante de muy alto rendimiento en los cables de compuerta de sus transistores, que a menudo requieren hasta nueve pasos diferentes, mientras que la estratificación de óxido en SONOS se puede producir más fácilmente en líneas existentes y combinar más fácilmente con la lógica CMOS.

Además, la memoria flash tradicional es menos tolerante a los defectos de óxido [ cita requerida ] porque un solo defecto de cortocircuito descargará toda la compuerta flotante de polisilicio . El nitruro en la estructura de SONOS no es conductor, por lo que un cortocircuito solo altera una zona localizada de carga. Incluso con la introducción de nuevas tecnologías de aislantes, esto tiene un "límite inferior" definido alrededor de 7 a 12 nm, lo que significa que es difícil para los dispositivos flash escalar a anchos de línea más pequeños que aproximadamente 45 nm. Pero, el grupo Intel - Micron ha realizado una memoria flash planar de 16 nm con la tecnología FG tradicional. [7] : 13  [8] SONOS, por otro lado, requiere una capa muy delgada de aislante para funcionar, lo que hace que el área de la compuerta sea más pequeña que la de la memoria flash. Esto le permite a SONOS escalar a anchos de línea más pequeños, con ejemplos recientes que se producen en fábricas de 40 nm y afirman que escalarán a 20 nm. [9] El ancho de línea está directamente relacionado con el almacenamiento general del dispositivo resultante e indirectamente relacionado con el costo; en teoría, la mejor escalabilidad de SONOS resultará en dispositivos de mayor capacidad a menores costos.

Además, el voltaje necesario para polarizar la compuerta durante la escritura es mucho menor que en la memoria flash tradicional. Para escribir en la memoria flash, primero se genera un alto voltaje en un circuito separado conocido como bomba de carga , que aumenta el voltaje de entrada a entre 9 V y 20 V. Este proceso lleva algún tiempo, lo que significa que escribir en una celda de memoria flash es mucho más lento que leer, a menudo entre 100 y 1000 veces más lento. El pulso de alta potencia también degrada ligeramente las celdas, lo que significa que los dispositivos flash solo pueden escribirse entre 10 000 y 100 000 veces, según el tipo. Los dispositivos SONOS requieren voltajes de escritura mucho más bajos, normalmente de 5 a 8 V, y no se degradan de la misma manera. Sin embargo, SONOS sufre el problema inverso, donde los electrones quedan fuertemente atrapados en la capa ONO y no se pueden eliminar de nuevo. Con el uso prolongado, esto puede eventualmente llevar a que haya suficientes electrones atrapados para que la celda quede permanentemente en el estado "0", similar a los problemas en la memoria flash. Sin embargo, [ cita requerida ] en SONOS esto requiere alrededor de 100 mil ciclos de escritura/borrado, [10] entre 10 y 100 veces peor en comparación con las celdas de memoria FG tradicionales. [11]

Historia

Fondo

En 1957, Frosch y Derick lograron fabricar los primeros transistores de efecto de campo de dióxido de silicio en Bell Labs, los primeros transistores en los que el drenaje y la fuente estaban adyacentes en la superficie. [12] Posteriormente, Dawon Kahng dirigió un artículo que demostraba un MOSFET funcional con su equipo de Bell Labs en 1960. Su equipo incluía a EE LaBate y EI Povilonis, quienes fabricaron el dispositivo; MO Thurston, LA D'Asaro y JR Ligenza, quienes desarrollaron los procesos de difusión, y HK Gummel y R. Lindner, quienes caracterizaron el dispositivo. [13] [14]

Más tarde, Kahng inventó el MOSFET de puerta flotante con Simon Min Sze en Bell Labs, y propusieron su uso como celda de memoria de puerta flotante (FG) en 1967. [15] Esta fue la primera forma de memoria no volátil basada en la inyección y almacenamiento de cargas en un MOSFET de puerta flotante, [16] que más tarde se convirtió en la base para las tecnologías de EPROM ( PROM borrable ), EEPROM (PROM borrable eléctricamente) y memoria flash . [17]

En aquella época, la captura de carga era un problema en los transistores MNOS, pero John Szedon y Ting L. Chu revelaron en junio de 1967 que esta dificultad podía aprovecharse para producir una celda de memoria no volátil. Posteriormente, a finales de 1967, un equipo de investigación de Sperry dirigido por HA Richard Wegener inventó el transistor de metal-nitruro-óxido-semiconductor (transistor MNOS), [18] un tipo de MOSFET en el que la capa de óxido se sustituye por una doble capa de nitruro y óxido. [19] Se utilizó nitruro como capa de captura en lugar de una compuerta flotante, pero su uso fue limitado ya que se consideró inferior a una compuerta flotante. [20] La memoria de trampa de carga (CT) se introdujo con los dispositivos MNOS a finales de la década de 1960. Tenía una estructura de dispositivo y principios operativos similares a la memoria de compuerta flotante (FG) , pero la principal diferencia es que las cargas se almacenan en un material conductor (normalmente una capa de polisilicio dopado ) en la memoria FG, mientras que la memoria CT almacenaba cargas en trampas localizadas dentro de una capa dieléctrica (normalmente hecha de nitruro de silicio ). [16]

Desarrollo

SONOS fue conceptualizado por primera vez en la década de 1960. MONOS fue realizado en 1968 por Westinghouse Electric Corporation . [21] [22] A principios de la década de 1970, los dispositivos comerciales iniciales se realizaron utilizando transistores PMOS y una pila de óxido de nitruro de metal ( MNOS ) con una capa de almacenamiento de nitruro de 45 nm. Estos dispositivos requerían hasta 30 V para funcionar. En 1977, PCY Chen de Fairchild Camera and Instrument presentó un MOSFET estructurado de sección transversal SONOS con dióxido de silicio de túnel de 30 Ångström de espesor para EEPROM . [2] Según la solicitud de patente de NCR Corporation en 1980, la estructura SONOS requería +25 voltios y −25 voltios para escribir y borrar, respectivamente. [23] Se mejoró a +12 V mediante la estructura MNOS (semiconductor de óxido de nitruro de metal) basada en PMOS. [24]

A principios de la década de 1980, las estructuras basadas en NMOS de polisilicio se utilizaban con voltajes operativos inferiores a 20 V. A finales de la década de 1980 y principios de la de 1990, las estructuras SONOS PMOS demostraban voltajes de programa/borrado en el rango de 5 a 12 voltios. [25] Por otro lado, en 1980, Intel realizó una EEPROM altamente confiable con una estructura de polisilicio de doble capa , que se llama FLOTOX , [26] tanto por la resistencia al ciclo de borrado y escritura como por el término de retención de datos. [27] SONOS ha sido producido en el pasado por Philips Semiconductors , Spansion , Qimonda y Saifun Semiconductors .

Esfuerzos recientes

En 2002, AMD y Fujitsu , formada como Spansion en 2003 y luego fusionada con Cypress Semiconductor en 2014, desarrollaron una tecnología MirrorBit similar a SONOS basada en la licencia de la tecnología NROM de Saifun Semiconductors, Ltd. [ 28] [29] [30] A partir de 2011, Cypress Semiconductor desarrolló memorias SONOS para múltiples procesos, [31] y comenzó a venderlas como IP para integrarlas en otros dispositivos. [32] UMC ya ha utilizado SONOS desde 2006 [33] y ha licenciado Cypress para 40 nm [34] y otros nodos. Shanghai Huali Microelectronics Corporation (HLMC) también ha anunciado [35] que producirá Cypress SONOS a 40 nm y 55 nm.

En 2006, Toshiba desarrolló una nueva tecnología de doble capa de tunelización con estructura SONOS, que utiliza nitruro de silicio Si9N10 . [ 36] [37] Toshiba también investiga la estructura MONOS ("Metal-Oxide-Nitride-Oxide-Silicon") para sus memorias flash de tipo compuerta NAND de nodo de 20 nm . [38] Renesas Electronics utiliza la estructura MONOS en la era de nodo de 40 nm. [39] [40] : 5  que es el resultado de la colaboración con TSMC . [41]

Mientras que otras compañías aún usan la estructura FG (puerta flotante) . [42] : 50  Por ejemplo, GlobalFoundries usa una celda SuperFlash ESF3 de puerta dividida basada en puerta flotante para sus productos de 40 nm. [43] Algunas nuevas estructuras para memorias flash de tipo FG (puerta flotante) aún se estudian intensivamente. [44] En 2016, GlobalFoundries desarrolló una macro flash integrada de 2,5 V basada en FG. [45] En 2017, Fujitsu anunció la licencia de la estructura ESF3/FLOTOX basada en FG , [26] [27] que fue desarrollada originalmente por Intel en 1980, de Silicon Storage Technology para sus soluciones de memoria no volátil integrada . [46] [47] [48] A partir de 2016, el grupo Intel - Micron ha revelado que mantuvieron la tecnología FG tradicional en su memoria flash NAND tridimensional. [7] También usan tecnología FG para flash NAND planar de 16 nm. [8]

Véase también

Referencias

  1. ^ ab Micheloni, Rino; Crippa, Luca; Marelli, Alessia (2010). Dentro de las memorias Flash NAND (Libros de Google). Medios de ciencia y negocios de Springer. ISBN 9789048194315.
  2. ^ ab Chen, PCY (1977). "Dispositivos MOS de puerta Si modificables por umbral". IEEE Transactions on Electron Devices . 24 (5): 584–586. Bibcode :1977ITED...24..584C. doi :10.1109/T-ED.1977.18783. ISSN  0018-9383. S2CID  25586393.
  3. ^ Chen, SC; Chang, TC; Liu, PT; Wu, YC; Lin, PS; Tseng, BH; Shy, JH; Sze, SM; Chang, CY; Lien, CH (2007). "Un nuevo TFT de polisilicio con canal de nanocables que funciona como transistor y memoria SONOS no volátil". IEEE Electron Device Letters . 28 (9): 809–811. Bibcode :2007IEDL...28..809C. doi :10.1109/LED.2007.903885. ISSN  0741-3106. S2CID  40413991.
  4. ^ Lee, MC; Wong, HY (2013). "Mecanismos de pérdida de carga de dispositivos de memoria flash con trampa de carga basados ​​en nitruro". IEEE Transactions on Electron Devices . 60 (10): 3256–3264. Bibcode :2013ITED...60.3256L. doi :10.1109/TED.2013.2279410. ISSN  0018-9383. S2CID  41506023.
  5. ^ Prince, Betty (2007). Memorias emergentes: tecnologías y tendencias. Springer Science & Business Media. ISBN 9780306475535.
  6. ^ Remond, I.; Akil, N. (mayo de 2006). "Modelado de programación transitoria y borrado de memorias no volátiles de SONOS". Nota técnica PR-TN 2006/00368 . Koninklijke Philips Electronics NV CiteSeerX 10.1.1.72.314 . 
  7. ^ ab "Hoja de ruta de la memoria flash NAND" (PDF) . TechInsights Inc. Junio ​​de 2016. Archivado desde el original (PDF) el 25 de junio de 2018 . Consultado el 23 de marzo de 2018 .
  8. ^ ab CHOE, JEONGDONG. "Análisis en profundidad de la memoria Intel/Micron 3D 32L FG-NAND". www.techinsights.com .
  9. ^ Samsung presenta un dispositivo de "captura de carga" de 40 nm // ElectroIQ, 2006-09
  10. ^ Wang, SY; Lue, HT; Hsu, TH; Du, PY; Lai, SC; Hsiao, YH; Hong, SP; Wu, MT; Hsu, FH; Lian, NT; Lu, CP; Hsieh, JY; Yang, LW; Yang, T.; Chen, KC; Hsieh, KY; Lu, CY (2010). "Una memoria flash NAND BE-SONOS de alta resistencia (≫100K) con una interfaz robusta de óxido de túnel nitrurado/Si". Simposio Internacional de Física de la Confiabilidad IEEE 2010. págs. 951–955. doi :10.1109/IRPS.2010.5488698. ISBN . 978-1-4244-5430-3.S2CID23505564  .​
  11. ^ Arai, F.; Maruyama, T.; Shirota, R. (1998). "Tecnología de proceso de retención de datos extendida para EEPROMs flash altamente confiables de 10/Sup 6/ a 10/Sup 7/ ciclos W/E". Actas del Simposio Internacional de Física de la Confiabilidad IEEE de 1998 36.° año (n.° de cat. 98CH36173) RELPHY-98 . págs. 378–382. doi :10.1109/RELPHY.1998.670672. ISBN. 0-7803-4400-6.S2CID110355820  .​
  12. ^ Frosch, CJ; Derick, L (1957). "Protección de superficies y enmascaramiento selectivo durante la difusión en silicio". Revista de la Sociedad Electroquímica . 104 (9): 547. doi :10.1149/1.2428650.
  13. ^ KAHNG, D. (1961). "Dispositivo de superficie de dióxido de silicio y silicio". Memorándum técnico de Bell Laboratories : 583–596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5.
  14. ^ Lojek, Bo (2007). Historia de la ingeniería de semiconductores . Berlín, Heidelberg: Springer-Verlag Berlin Heidelberg. pág. 321. ISBN 978-3-540-34258-8.
  15. ^ Kahng, Dawon ; Sze, Simon Min (julio-agosto de 1967). "Una compuerta flotante y su aplicación a dispositivos de memoria". The Bell System Technical Journal . 46 (6): 1288–1295. Bibcode :1967ITED...14Q.629K. doi :10.1002/j.1538-7305.1967.tb01738.x.
  16. ^ ab Ioannou-Soufleridis, V.; Dimitrakis, Panagiotis; Normand, Pascal (2015). "Capítulo 3: Memorias de trampa de carga con pistas ONO modificadas con haz de iones". Memorias no volátiles de trampa de carga: Volumen 1 – Dispositivos básicos y avanzados . Springer. págs. 65–102 (65). ISBN 9783319152905.
  17. ^ "No es sólo un espejismo". The Economist . 11 de marzo de 2006 . Consultado el 10 de septiembre de 2019 .
  18. ^ Wegener, HAR; Lincoln, AJ; Pao, HC; O'Connell, MR; Oleksiak, RE; Lawrence, H. (octubre de 1967). El transistor de umbral variable, un nuevo dispositivo de almacenamiento de sólo lectura, no destructivo y eléctricamente alterable . Reunión internacional de dispositivos electrónicos de 1967. Vol. 13. pág. 70. doi :10.1109/IEDM.1967.187833.
  19. ^ Brodie, Ivor; Muray, Julius J. (2013). La física de la microfabricación. Springer Science & Business Media . pág. 74. ISBN 9781489921604.
  20. ^ Prall, Kirk; Ramaswamy, Nirmal; Goda, Akira (2015). "Capítulo 2: Una sinopsis sobre el estado del arte de las memorias NAND". Memorias no volátiles con atrapamiento de carga: Volumen 1 – Dispositivos básicos y avanzados . Springer. págs. 37–64 (39). ISBN 9783319152905.
  21. ^ Dummer, GWA (2013). Inventos y descubrimientos electrónicos: la electrónica desde sus inicios hasta la actualidad (Google Books). Elsevier. ISBN 9781483145211.
  22. ^ Keshavan, BV; Lin, HC (octubre de 1968). "Elemento de memoria MONOS". Reunión internacional de dispositivos electrónicos de 1968. Vol. 14. págs. 140–142. doi :10.1109/IEDM.1968.188066.
  23. ^ TRUDEL, L; DHAM, V (11 de septiembre de 1980). "Solicitud WO1981000790: Dispositivo de memoria no volátil con compuerta de silicio". Google Patents . NCR Corporation . El procedimiento de inicialización (pasos 1, 4 y 7), es decir, la obtención de los voltajes umbral iniciales de estado escrito y borrado, implicó aplicar +25 voltios durante tres segundos y -25 voltios durante tres segundos, respectivamente, a temperatura ambiente a las compuertas de los FET de memoria. La fuente, el drenaje y el sustrato se conectaron a tierra durante esta inicialización.
  24. ^ TRUDEL, MURRAY L; LOCKWOOD, GEORGE C; EVANS, EVANS G (1 de octubre de 1980). "Patente US4353083: Dispositivo de memoria no volátil de bajo voltaje". Google Patents . NCR Corporation .
  25. ^ White, MH; Adams, DA; Bu, J. (2000). "En movimiento con SONOS". Revista IEEE Circuits and Devices . 16 (4): 22–31. doi :10.1109/101.857747.
  26. ^ ab Johnson, W.; Perlegos, G.; Renninger, A.; Kuhn, G.; Ranganath, T. (1980). "Una memoria no volátil borrable eléctricamente de 16 Kb". Conferencia internacional de circuitos de estado sólido IEEE de 1980. Compendio de artículos técnicos . Vol. XXIII. págs. 152–153. doi :10.1109/ISSCC.1980.1156030. S2CID  44313709.
  27. ^ ab Euzent, B.; Boruta, N.; Lee, J.; Jenq, C. (1981). "Reliability Aspects of a Floating Gate E2 PROM". 19th International Reliability Physics Symposium . pp. 11–16. doi :10.1109/IRPS.1981.362965. S2CID  41116025. El Intel 2816 utiliza la estructura FLOTOX, que se ha analizado en detalle en la literatura. Básicamente, utiliza un óxido de menos de 200 A de espesor entre la compuerta de polisilicio flotante y la región N+ como se muestra en la Figura 1.
  28. ^ "AMD, FUJITSU Y SAIFUN ANUNCIAN COLABORACIÓN - Sala de prensa - FUJITSU". pr.fujitsu.com .
  29. ^ Vogler, Debra (noviembre de 2007). "Spansion hace que la diversidad juegue con la tecnología MirrorBit basada en SONOS | Tecnología de estado sólido". electroiq.com . Consultado el 23 de marzo de 2018 .
  30. ^ "Spansion revela planes para la familia MirrorBit(R) ORNAND(TM) basada en SONOS". www.cypress.com . Spansion Inc.
  31. ^ Ramkumar, Krishnaswamy; Jin, Bo (29 de septiembre de 2011). "Ventajas de la memoria SONOS para la tecnología flash integrada". EE Times.
  32. ^ Tecnología SONOS de Cypress
  33. ^ LaPedus, Mark (19 de abril de 2006). "UMC fabrica el chip de memoria de Sonos". EE Times.
  34. ^ Comunicado de prensa de Cypress, 21 de enero de 2015
  35. ^ "HLMC y Cypress anuncian el hito inicial de producción de flash integrado utilizando tecnología de proceso de bajo consumo de 55 nanómetros con SONOS Flash". PRNewswire. 12 de abril de 2017.
  36. ^ Ohba, R.; Mitani, Y.; Sugiyama, N.; Fujita, S. (2006). "Memoria plana de tipo SONOS a granel de 25 nm con unión de túnel doble". Reunión internacional de dispositivos electrónicos de 2006. págs. 1–4. doi :10.1109/IEDM.2006.346945. ISBN 1-4244-0438-X.S2CID5676069  .​
  37. ^ LaPedus, Mark (12 de diciembre de 2007). "Toshiba le da un nuevo giro a SONOS | EE Times". EETimes .
  38. ^ Sakamoto, W.; Yaegashi, T.; Okamura, T.; Toba, T.; Komiya, K.; Sakuma, K.; Matsunaga, Y.; Ishibashi, Y.; Nagashima, H.; Sugi, M.; Kawada, N.; Umemura, M.; Kondo, M.; Izumida, T.; Aoki, N.; Watanabe, T. (2009). "Mejora de la confiabilidad en la celda MONOS plana para memoria Flash NAND multinivel de nodos de 20 nm y más". Reunión Internacional de Dispositivos Electrónicos (IEDM) IEEE 2009 . págs. 1–4. doi :10.1109/IEDM.2009.5424211. ISBN 978-1-4244-5639-0.S2CID29253924  .​
  39. ^ Kono, T.; Ito, T.; Tsuruda, T.; Nishiyama, T.; Nagasawa, T.; Ogawa, T.; Kawashima, Y.; Hidaka, H.; Yamauchi, T. (2013). "Macros flash SG-MONOS integrados de 40 nm para automoción con acceso aleatorio de 160 MHz para código y resistencia de más de 10 millones de ciclos para datos". 2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers . págs. 212–213. doi :10.1109/ISSCC.2013.6487704. ISBN 978-1-4673-4516-3. Número de identificación del sujeto  29355030.
  40. ^ Fischer, T.; Nam, BG; Chang, L.; Kuroda, T.; Pertijs, MAP (2013). "Aspectos destacados de las sesiones sobre procesadores y tecnología digital de alto rendimiento de la ISSCC 2013". IEEE Journal of Solid-State Circuits . 49 (1): 4–8. doi : 10.1109/JSSC.2013.2284658 . ISSN  0018-9200.
  41. ^ Yoshida, Junko (28 de mayo de 2012). "Renesas y TSMC promocionan una plataforma MCU con licencia que utiliza eFlash de 40 nm | EE Times". EETimes .
  42. ^ Dimitrakis, Panagiotis (2017). Memorias no volátiles con atrapamiento de carga: volumen 2: materiales y estructuras emergentes (Google Books). Springer. ISBN 9783319487052.
  43. ^ Luo, LQ; Teo, ZQ; Kong, YJ; Deng, FX; Liu, JQ; Zhang, F.; Cai, XS; Tan, KM; Lim, KY; Khoo, P.; Jung, SM; Siah, SY; Shum, D.; Wang, CM; Xing, JC; Liu, GY; Diao, Y.; Lin, GM; Tee, L.; Lemke, SM; Ghazavi, P.; Liu, X.; Do, N.; Pey, KL; Shubhakar, K. (mayo de 2016). "Demostración de funcionalidad de una celda NVM de compuerta dividida autoalineada de 2,5 V de alta densidad integrada en un proceso lógico CMOS de 40 nm para microcontroladores automotrices" (PDF) . 2016 IEEE 8th International Memory Workshop (IMW) . págs. 1–4. doi :10.1109/IMW.2016.7495271. ISBN 978-1-4673-8833-7. Número de identificación del sujeto:  36398631.
  44. ^ Zhou, Ye; Han, Su-Ting; Yan, Yan; Huang, Long-Biao; Zhou, Li; Huang, Jing; Roy, VAL (31 de octubre de 2013). "Puerta flotante molecular procesada en solución para memorias flash flexibles". Scientific Reports . 3 (1). Macmillan Publishers Limited: 3093. Bibcode :2013NatSR...3E3093Z. doi :10.1038/srep03093. ISSN  2045-2322. PMC 3813938 . PMID  24172758. 
  45. ^ Luo, LQ; Teo, ZQ; Kong, YJ; Deng, FX; Liu, JQ; Zhang, F.; Cai, XS; Tan, KM; Lim, KY; Khoo, P.; Jung, SM; Siah, SY; Shum, D.; Wang, CM; Xing, JC; Liu, GY; Diao, Y.; Lin, GM; Tee, L.; Lemke, SM; Ghazavi, P.; Liu, X.; Do, N.; Pey, KL; Shubhakar, K. (mayo de 2016). "Demostración de funcionalidad de una celda NVM de compuerta dividida autoalineada de 2,5 V de alta densidad integrada en un proceso lógico CMOS de 40 nm para microcontroladores automotrices" (PDF) . 2016 IEEE 8th International Memory Workshop (IMW) . págs. 1–4. doi :10.1109/IMW.2016.7495271. ISBN 978-1-4673-8833-7. Número de identificación del sujeto:  36398631.
  46. ^ "Mie Fujitsu y SST anuncian el desarrollo de una plataforma automotriz con tecnología de 40 nm: MIE FUJITSU SEMICONDUCTOR LIMITED". www.fujitsu.com . 2017-08-07.
  47. ^ "Soluciones de memoria no volátil integrada: MIE FUJITSU SEMICONDUCTOR LIMITED". www.fujitsu.com . Fujitsu.
  48. ^ Broome, Sarah. "Mie Fujitsu y SST anuncian el desarrollo de una plataforma automotriz con tecnología de 40 nm". www.sst.com . Tecnología de almacenamiento de silicio.

Enlaces externos