El R2000 es un conjunto de chips de microprocesador de 32 bits desarrollado por MIPS Computer Systems que implementó la arquitectura del conjunto de instrucciones (ISA) MIPS I. Introducido en enero de 1986, fue la primera implementación comercial de la arquitectura MIPS y el primer procesador RISC comercial disponible para todas las empresas. El R2000 compitió con las minicomputadoras VAX de Digital Equipment Corporation (DEC) y con los microprocesadores Motorola 68000 e Intel Corporation 80386 . Los usuarios de R2000 incluyeron Ardent Computer , DEC, Silicon Graphics , Northern Telecom y las propias estaciones de trabajo Unix de MIPS.
El conjunto de chips constaba del microprocesador R2000, el acelerador de punto flotante R2010 y cuatro chips de búfer de escritura R2020. El chip central R2000 ejecutó todas las instrucciones que no son de punto flotante con un simple proceso corto. Este chip también controlaba el código externo y las cachés de datos, hechas de chips SRAM estándar rápidos organizados con indexación directa y latencia de lectura de un ciclo. El chip R2000 contenía un pequeño búfer de traducción para mapear direcciones de memoria virtual. El chip R2010 contenía los registros de punto flotante, las rutas de datos de punto flotante y su canalización simple y más larga. Las escrituras en la memoria principal DRAM tardaron decenas de ciclos en completarse por completo. Pero los chips R2020 pusieron en cola y completaron hasta 4 escrituras pendientes en la memoria principal, lo que permitió que el núcleo R2000 continuara sin detenerse. En ausencia de errores de caché, este conjunto de chips mantuvo una tasa de finalización de instrucciones de una instrucción por ciclo de ALU. Esto era mucho más rápido que los microprocesadores que no eran RISC de esa época, que necesitaban varios ciclos por instrucción. En 1986 también se vio una tecnología similar en el primer microprocesador SPARC de Sun y en el primer microprocesador PA-RISC de Hewlett Packard .
La velocidad general estaba limitada por el tamaño de la caché y el tiempo del ciclo de la caché. El conjunto de chips R2000 y SRAM se vendieron inicialmente sólo como una placa de circuito completa para garantizar buenos tiempos del bus de caché. En 1987, los constructores de sistemas comenzaron a utilizar el conjunto de chips en nuevos diseños de placas arbitrarios.
El R2000 estaba disponible en grados de 8,3, 12,5 y 15 MHz. La matriz contenía 110.000 transistores y medía 80 mm 2 en un proceso CMOS de doble metal de 2,0 μm. MIPS era una empresa de semiconductores sin fábrica , es decir, no tenía la capacidad de fabricar circuitos integrados. El conjunto de chips fue fabricado inicialmente para MIPS por Sierra Semiconductor y Toshiba . En diciembre de 1987, MIPS obtuvo la licencia de Integrated Device Technology , LSI Logic y Performance Semiconductor para fabricar y comercializar también el R2000. Sierra y Toshiba continuaron sirviendo como fundiciones.
LSI fabricó el conjunto de chips en su proceso CMOS de doble metal de 2,0 μm y lo comercializó como LR2000. Performance Semiconductor fabricó el conjunto de chips en su proceso CMOS de doble metal PACE-I de 0,8 μm y lo comercializó como PR2000.
En 1988 se introdujo una versión mejorada, el R2000A. Estaba compuesto por los circuitos integrados R2000A y R2010A. Funcionó a 12,5 y 16,67 MHz. Se ha utilizado ampliamente en aplicaciones integradas, como controladores de impresoras.
En 1988, al R2000 le siguió el R3000 , que utilizaba un diseño de sistema general similar pero una implementación de chip más rápida.