El Xputer es un diseño para una computadora reconfigurable , propuesto por el informático Reiner Hartenstein. Hartenstein utiliza varios términos para describir las diversas innovaciones en el diseño, incluidos config-ware, flow-ware, morph-ware y "anti-machine".
El Xputer representa un alejamiento de la arquitectura informática tradicional de Von Neumann hacia una arquitectura de " unidad lógica aritmética suave (ALU)" de grano grueso . [1] El paralelismo se logra mediante elementos configurables conocidos como matrices de ruta de datos reconfigurables (rDPA), organizadas en una matriz bidimensional de ALU similar a KressArray . [1] [2] [3]
La arquitectura Xputer está basada en flujos de datos y es la contraparte de la arquitectura informática de von Neumann basada en instrucciones .
La arquitectura Xputer fue una de las primeras arquitecturas reconfigurables de grano grueso [2] y consiste en una matriz de ruta de datos reconfigurable (rDPA) organizada como una matriz bidimensional de ALU (rDPU). [2] El ancho de bus entre las ALU era de 32 bits en la primera versión del Xputer. [2]
Las ALU (también conocidas como rDPU) se utilizan para calcular una única operación matemática, como suma, resta o multiplicación, y también se pueden utilizar exclusivamente para enrutamiento. [2]
Las ALU están conectadas en malla a través de tres tipos de conexiones, y el flujo de datos a lo largo de estas conexiones es administrado por una unidad de generación de direcciones. [2]
Los programas para Xputer están escritos en lenguaje C y compilados para su uso en Xputer utilizando el compilador CoDeX escrito por el autor. [2] El compilador CoDeX asigna porciones adecuadas del programa C al tejido rDPA del Xputer. [2] El resto del programa se ejecuta en el sistema host, como una computadora personal .
Una matriz de ruta de datos reconfigurable (rDPA) es un dispositivo semiconductor que contiene unidades de ruta de datos reconfigurables e interconexiones programables, propuesto por primera vez por Rainer Kress en 1993, en la Universidad de Kaiserslautern .
En lugar de que los FPGA ( matrices de puertas programables en campo ) tengan bloques lógicos configurables de un solo bit (CLB), los rDPA tienen unidades de ruta de datos reconfigurables (rDPU) de varios bits de ancho (por ejemplo, ancho de ruta de 32 bits).
Cada rDPU se puede configurar para realizar una función individual. Estas rDPU e interconexiones pueden ser programadas después del proceso de fabricación por el cliente/diseñador (de ahí el término "reconfigurable") para que la rDPA pueda realizar cualquier cálculo complejo que sea necesario. Debido a que las rDPU tienen varios bits de ancho (por ejemplo, 32 bits), hablamos de reconfigurabilidad de grano grueso, en contraste con las FPGA con bloques lógicos configurables de un solo bit, llamados reconfigurables de ganancia fina.
Los rDPA se programan estructuralmente a partir del código fuente "config-ware" , compilados en redes de tuberías que se asignarán al rDPA. Los rDPA no se basan en un flujo de instrucciones y no tienen recuperación de instrucciones en tiempo de ejecución. Las rDPU no tienen contador de programa. [4]