stringtranslate.com

RAM magnetorresistiva

La memoria de acceso aleatorio magnetorresistiva ( MRAM ) es un tipo de memoria de acceso aleatorio no volátil que almacena datos en dominios magnéticos . [1] Desarrollada a mediados de la década de 1980, los defensores han argumentado que la RAM magnetorresistiva eventualmente superará las tecnologías competitivas para convertirse en una memoria dominante o incluso universal . [2] Actualmente, las tecnologías de memoria en uso, como la RAM flash y la DRAM, tienen ventajas prácticas que hasta ahora han mantenido a la MRAM en un papel de nicho en el mercado.

Descripción

Estructura simplificada de una celda MRAM [3]

A diferencia de las tecnologías de chips de RAM convencionales , los datos en MRAM no se almacenan como carga eléctrica o flujos de corriente, sino mediante elementos de almacenamiento magnéticos . Los elementos están formados por dos placas ferromagnéticas , cada una de las cuales puede contener una magnetización, separadas por una fina capa aislante. Una de las dos placas es un imán permanente ajustado a una polaridad particular; la magnetización de la otra placa se puede cambiar para que coincida con la de un campo externo para almacenar la memoria. Esta configuración se conoce como unión de túnel magnético (MTJ) y es la estructura más simple para un bit de MRAM . Un dispositivo de memoria se construye a partir de una red de tales "celdas".

El método más simple de lectura se logra midiendo la resistencia eléctrica de la celda. Una celda en particular se selecciona (normalmente) alimentando un transistor asociado que conmuta la corriente desde una línea de suministro a través de la celda hasta tierra. Debido a la magnetorresistencia de túnel , la resistencia eléctrica de la celda cambia con la orientación relativa de la magnetización en las dos placas. Al medir la corriente resultante, se puede determinar la resistencia dentro de cualquier celda en particular y, a partir de esto, la polaridad de magnetización de la placa escribible. Normalmente, si las dos placas tienen la misma alineación de magnetización (estado de baja resistencia), esto se considera que significa "1", mientras que si la alineación es antiparalela, la resistencia será mayor (estado de alta resistencia) y esto significa "0".

Los datos se escriben en las celdas mediante distintos medios. En el diseño "clásico" más simple, cada celda se encuentra entre un par de líneas de escritura dispuestas en ángulos rectos entre sí, paralelas a la celda, una por encima y otra por debajo de ella. Cuando pasa corriente a través de ellas, se crea un campo magnético inducido en la unión, que la placa escribible capta. Este patrón de funcionamiento es similar al de la memoria de núcleo magnético , un sistema que se utilizaba habitualmente en la década de 1960.

Sin embargo, debido a las variaciones de proceso y material, una matriz de celdas de memoria tiene una distribución de campos de conmutación con una desviación σ. Por lo tanto, para programar todos los bits en una matriz grande con la misma corriente, el campo aplicado debe ser mayor que el campo de conmutación "seleccionado" medio en más de 6σ. Además, el campo aplicado debe mantenerse por debajo de un valor máximo. Por lo tanto, esta MRAM "convencional" debe mantener estas dos distribuciones bien separadas. Como resultado, hay una ventana operativa estrecha para los campos de programación; y solo dentro de esta ventana, todos los bits pueden programarse sin errores o perturbaciones. En 2005, se aplicó una "conmutación Savtchenko" que se basa en el comportamiento único de una capa libre de antiferromagnético sintético (SAF) para resolver este problema. [4] La capa SAF está formada por dos capas ferromagnéticas separadas por una capa espaciadora de acoplamiento no magnético. Para un antiferromagnético sintético que tiene cierta anisotropía neta Hk en cada capa, existe un campo crítico de espín inestable Hsw en el que las dos magnetizaciones de capa antiparalelas rotarán (floparán) para ser ortogonales al campo aplicado H con cada capa tijereando ligeramente en la dirección de H . Por lo tanto, si solo se aplica una corriente de línea única (bits seleccionados a la mitad), el ángulo de campo de 45° no puede cambiar el estado. Por debajo de la transición de alternancia, no hay perturbaciones hasta los campos más altos.

Sin embargo, este enfoque aún requiere una corriente bastante sustancial para generar el campo, lo que lo hace menos interesante para usos de bajo consumo, una de las principales desventajas de MRAM. Además, a medida que se reduce el tamaño del dispositivo, llega un momento en que el campo inducido se superpone a las celdas adyacentes en un área pequeña, lo que genera posibles escrituras falsas. Este problema, el problema de la selección a medias (o alteración de la escritura), parece establecer un tamaño mínimo bastante grande para este tipo de celda. Una solución experimental a este problema fue utilizar dominios circulares escritos y leídos utilizando el efecto magnetorresistivo gigante , pero parece que esta línea de investigación ya no está activa.

Una técnica más nueva, el torque de transferencia de espín (STT) o conmutación de transferencia de espín , utiliza electrones alineados con el espín ("polarizados") para torcer directamente los dominios. Específicamente, si los electrones que fluyen hacia una capa tienen que cambiar su espín, esto desarrollará un torque que se transferirá a la capa cercana. Esto reduce la cantidad de corriente necesaria para escribir las celdas, haciéndolo aproximadamente igual al proceso de lectura. [ cita requerida ] Existen preocupaciones de que el tipo "clásico" de celda MRAM tendrá dificultades en altas densidades debido a la cantidad de corriente necesaria durante las escrituras, un problema que STT evita. Por esta razón, los defensores de STT esperan que la técnica se use para dispositivos de 65 nm y más pequeños. [5] La desventaja es la necesidad de mantener la coherencia de espín. En general, el STT requiere mucha menos corriente de escritura que la MRAM convencional o de conmutación. La investigación en este campo indica que la corriente STT se puede reducir hasta 50 veces utilizando una nueva estructura compuesta. [6] Sin embargo, la operación a mayor velocidad aún requiere mayor corriente. [7]

Otras posibles disposiciones incluyen la "MRAM de transporte vertical" (VMRAM), que utiliza corriente a través de una columna vertical para cambiar la orientación magnética, una disposición geométrica que reduce el problema de perturbación de escritura y, por lo tanto, puede utilizarse a mayor densidad. [8]

Un artículo de revisión [9] proporciona detalles de los materiales y los desafíos asociados con la MRAM en la geometría perpendicular. Los autores describen un nuevo término llamado "Pentalemma", que representa un conflicto en cinco requisitos diferentes, como la corriente de escritura, la estabilidad de los bits, la legibilidad, la velocidad de lectura/escritura y la integración del proceso con CMOS. Se analiza la selección de materiales y el diseño de MRAM para cumplir con esos requisitos.

Comparación con otros sistemas

Densidad

El principal factor determinante del coste de un sistema de memoria es la densidad de los componentes que lo componen. Cuanto más pequeños sean los componentes y menos cantidad haya, más "celdas" se pueden colocar en un solo chip, lo que a su vez significa que se puede producir más a la vez a partir de una sola oblea de silicio. Esto mejora el rendimiento, que está directamente relacionado con el coste.

La memoria DRAM utiliza un pequeño condensador como elemento de memoria, cables para transportar la corriente hacia y desde él y un transistor para controlarlo (lo que se denomina celda "1T1C"). Esto hace que la memoria DRAM sea la RAM de mayor densidad disponible en la actualidad y, por lo tanto, la más económica, por lo que se utiliza para la mayoría de las memorias RAM que se encuentran en las computadoras.

La MRAM es físicamente similar a la DRAM en su composición y, a menudo, requiere un transistor para la operación de escritura (aunque no es estrictamente necesario). El aumento de la densidad de los transistores conduce necesariamente a una menor corriente disponible, lo que podría limitar el rendimiento de la MRAM en nodos avanzados.

Consumo de energía

Dado que los condensadores utilizados en la memoria DRAM pierden su carga con el tiempo, los conjuntos de memoria que utilizan DRAM deben refrescar todas las celdas de sus chips varias veces por segundo, leyendo cada una de ellas y reescribiendo su contenido. A medida que las celdas de la DRAM disminuyen de tamaño, es necesario refrescarlas con mayor frecuencia, lo que da como resultado un mayor consumo de energía.

Por el contrario, la MRAM nunca necesita una actualización. Esto significa que no solo conserva su memoria cuando se apaga la memoria, sino que además no hay un consumo de energía constante. Si bien el proceso de lectura en teoría requiere más energía que el mismo proceso en una DRAM, en la práctica la diferencia parece ser muy cercana a cero. Sin embargo, el proceso de escritura requiere más energía para superar el campo existente almacenado en la unión, que varía de tres a ocho veces la energía requerida durante la lectura. [10] [11] Aunque la cantidad exacta de ahorro de energía depende de la naturaleza del trabajo (una escritura más frecuente requerirá más energía), en general, los defensores de la MRAM esperan un consumo de energía mucho menor (hasta un 99% menos) en comparación con la DRAM. Las MRAM basadas en STT eliminan la diferencia entre lectura y escritura, lo que reduce aún más los requisitos de energía.

También vale la pena comparar la MRAM con otro sistema de memoria común: la RAM flash . Al igual que la MRAM, la flash no pierde su memoria cuando se corta la energía, lo que la hace muy común en aplicaciones que requieren almacenamiento persistente. Cuando se utilizan para leer, la flash y la MRAM son muy similares en cuanto a los requisitos de energía. Sin embargo, la flash se reescribe utilizando un gran pulso de voltaje (alrededor de 10 V) que se almacena a lo largo del tiempo en una bomba de carga , lo que consume mucha energía y tiempo. Además, el pulso de corriente degrada físicamente las celdas de la flash, lo que significa que solo se puede escribir en la flash un número finito de veces antes de que deba reemplazarse.

En cambio, la memoria MRAM requiere apenas un poco más de energía para escribir que para leer y no cambia el voltaje, lo que elimina la necesidad de una bomba de carga. Esto permite un funcionamiento mucho más rápido, un menor consumo de energía y una vida útil indefinidamente larga.

Retención de datos

A menudo se promociona la MRAM como una memoria no volátil. Sin embargo, la actual MRAM de alta capacidad, la memoria de par de transferencia de espín, proporciona una retención mejorada a costa de un mayor consumo de energía, es decir , una mayor corriente de escritura. En particular, la corriente de escritura crítica (mínima) es directamente proporcional al factor de estabilidad térmica Δ. [12] La retención es a su vez proporcional a exp(Δ). La retención, por lo tanto, se degrada exponencialmente con una corriente de escritura reducida.

Velocidad

El rendimiento de la memoria dinámica de acceso aleatorio (DRAM) está limitado por la velocidad a la que se puede agotar (para leer) o almacenar (para escribir) la carga almacenada en las celdas. El funcionamiento de la MRAM se basa en la medición de voltajes en lugar de cargas o corrientes, por lo que se necesita menos "tiempo de asentamiento". Los investigadores de IBM han demostrado dispositivos MRAM con tiempos de acceso del orden de 2 ns, algo mejor que incluso las DRAM más avanzadas construidas sobre procesos mucho más nuevos. [13] Un equipo de la Physikalisch-Technische Bundesanstalt alemana ha demostrado dispositivos MRAM con tiempos de asentamiento de 1 ns, mejores que los límites teóricos actualmente aceptados para la DRAM, aunque la demostración se realizó con una sola celda. [14] Las diferencias en comparación con la memoria flash son mucho más significativas, con velocidades de escritura hasta miles de veces más rápidas. Sin embargo, estas comparaciones de velocidad no son para corrientes equivalentes. La memoria de alta densidad requiere transistores pequeños con corriente reducida, especialmente cuando se construye para una baja fuga en modo de espera. En tales condiciones, no es tan fácil alcanzar tiempos de escritura inferiores a 30 ns. En particular, para cumplir con la estabilidad de reflujo de soldadura de 260 °C durante 90 segundos, se han requerido pulsos de 250 ns. [15] Esto está relacionado con el requisito de estabilidad térmica elevada que aumenta la tasa de error de bits de escritura. Para evitar la ruptura por una corriente más alta, se necesitan pulsos más largos.

En el caso de la MRAM STT perpendicular, el tiempo de conmutación está determinado en gran medida por la estabilidad térmica Δ y la corriente de escritura. [16] Un Δ mayor (mejor para la retención de datos) requeriría una corriente de escritura mayor o un pulso más largo. Una combinación de alta velocidad y retención adecuada solo es posible con una corriente de escritura suficientemente alta.

La única tecnología de memoria actual que compite fácilmente con la MRAM en términos de rendimiento a una densidad comparable es la memoria estática de acceso aleatorio (SRAM). La SRAM consiste en una serie de transistores dispuestos en un flip-flop , que mantendrá uno de dos estados mientras se aplique energía. Dado que los transistores tienen un requerimiento de energía muy bajo, su tiempo de conmutación es muy bajo. Sin embargo, dado que una celda SRAM consta de varios transistores, normalmente cuatro o seis, su densidad es mucho menor que la DRAM. Esto la hace cara, por lo que se utiliza solo para pequeñas cantidades de memoria de alto rendimiento, en particular la caché de la CPU en casi todos los diseños de unidades centrales de procesamiento modernos .

Aunque la MRAM no es tan rápida como la SRAM, se acerca lo suficiente como para resultar interesante incluso en esta función. Dada su densidad mucho mayor, un diseñador de CPU puede inclinarse por utilizar la MRAM para ofrecer una memoria caché mucho más grande pero algo más lenta, en lugar de una más pequeña pero más rápida. Queda por ver cómo se desarrollará esta compensación en el futuro.

Resistencia

La resistencia de la MRAM se ve afectada por la corriente de escritura, al igual que la retención y la velocidad, así como por la corriente de lectura. Cuando la corriente de escritura es lo suficientemente grande para la velocidad y la retención, se debe considerar la probabilidad de ruptura de la MTJ. [17] Si la relación corriente de lectura/corriente de escritura no es lo suficientemente pequeña, la perturbación de lectura se vuelve más probable, es decir, se produce un error de lectura durante uno de los muchos ciclos de conmutación. La tasa de error de perturbación de lectura se da por

,

donde τ es el tiempo de relajación (1 ns) e I crit es la corriente crítica de escritura. [18] Una mayor resistencia requiere un valor suficientemente bajo . Sin embargo, un valor de I read más bajo también reduce la velocidad de lectura. [19]

La resistencia está limitada principalmente por la posible ruptura de la fina capa de MgO. [20] [21]

En general

La memoria MRAM tiene un rendimiento similar a la SRAM, gracias al uso de suficiente corriente de escritura. Sin embargo, esta dependencia de la corriente de escritura también hace que sea un desafío competir con la mayor densidad comparable a la de las memorias DRAM y Flash convencionales. No obstante, existen algunas oportunidades para la MRAM en las que no es necesario maximizar la densidad. Desde un punto de vista de física fundamental, el enfoque de par de transferencia de espín para la MRAM está ligado a un "rectángulo de la muerte" formado por los requisitos de retención, resistencia, velocidad y potencia, como se explicó anteriormente.

Si bien el equilibrio entre potencia y velocidad es universal para los dispositivos electrónicos, el equilibrio entre resistencia y retención a corrientes elevadas y la degradación de ambas a valores bajos de Δ es problemático. La resistencia está limitada en gran medida a 10 8 ciclos. [22]

Alternativas a MRAM

Los ciclos de escritura limitados de la memoria Flash y la EEPROM son un problema grave para cualquier función real similar a la RAM. Además, la alta potencia necesaria para escribir en las celdas es un problema en los nodos de bajo consumo, donde a menudo se utiliza RAM no volátil. La potencia también necesita tiempo para "acumularse" en un dispositivo conocido como bomba de carga , lo que hace que la escritura sea drásticamente más lenta que la lectura, a menudo tan solo 1/1000 de la velocidad. Si bien la MRAM ciertamente fue diseñada para abordar algunos de estos problemas, hay varios otros dispositivos de memoria nuevos en producción o se han propuesto para abordar estas deficiencias.

Hasta la fecha, el único sistema similar que ha entrado en producción generalizada es la RAM ferroeléctrica , o F-RAM (a veces denominada FeRAM).

También están despertando un renovado interés las memorias de óxido de silicio-nitruro-óxido-silicio ( SONOS ) y ReRAM . 3D XPoint también ha estado en desarrollo, pero se sabe que tiene un presupuesto de energía mayor que la DRAM. [23]

Historia

Primera oblea MRAM de 200 mm y 1 Mb fabricada por Motorola en 2001

Aplicaciones

Las posibles aplicaciones prácticas de la MRAM incluyen prácticamente todos los dispositivos que tienen algún tipo de memoria en su interior, como sistemas aeroespaciales y militares, cámaras digitales , portátiles , tarjetas inteligentes , teléfonos móviles , estaciones base celulares, ordenadores personales , reemplazo de SRAM respaldado por batería , memorias especializadas de registro de datos ( soluciones de caja negra ), reproductores multimedia y lectores de libros, etc.

Véase también

Referencias

  1. ^ Estados Unidos 4731757A, "Memoria magnetorresistiva que incluye celdas de almacenamiento de película delgada que tienen extremos cónicos" 
  2. ^ Akerman, J. (2005). "FÍSICA APLICADA: Hacia una memoria universal". Science . 308 (5721): 508–510. doi :10.1126/science.1110549. PMID  15845842. S2CID  60577959.
  3. ^ Fuxi, Gan; Yang, Wang (9 de febrero de 2015). Almacenamiento de datos a escala nanométrica: avances y aplicaciones. CRC Press. ISBN 9789814613200– a través de Google Books.
  4. ^ Engel, BN; Akerman, J.; Butcher, B.; Dave, RW; Deherrera, M.; Durlam, M.; Grynkewich, G.; Janesky, J.; Pietambaram, SV; Rizzo, ND; Slaughter, JM; Smith, K.; Sun, JJ; Tehrani, S. (2005). "Una MRAM de conmutación de 4 Mb basada en un nuevo método de bits y conmutación". IEEE Transactions on Magnetics . 41 (1): 132. Bibcode :2005ITM....41..132E. doi :10.1109/TMAG.2004.840847. S2CID  38616311.
  5. ^ "Renesas y Grandis colaborarán en el desarrollo de MRAM de 65 nm empleando transferencia de par de espín", 1 de diciembre de 2005.
  6. ^ "Corriente de conmutación más baja para transferencia de par de espín en dispositivos de almacenamiento magnético como la memoria de acceso aleatorio magnetorresistiva (MRAM)". Universidad de Minnesota . Consultado el 15 de agosto de 2011 .
  7. ^ Y. Huai, "MRAM con par de transferencia de espín (STT-MRAM): desafíos y perspectivas", Boletín AAPPS, diciembre de 2008, vol. 18, núm. 6, pág. 33.
  8. ^ "Cómo funciona MRAM".
  9. ^ Sbiaa, R.; Meng, H.; Piramanayagam, SN (2011). "Materiales con anisotropía magnética perpendicular para memoria de acceso aleatorio magnética". Physica Status Solidi RRL . 5 (12): 413. Bibcode :2011PSSRR...5..413S. doi : 10.1002/pssr.201105420 . S2CID  98626346.
  10. ^ Gallagher, WJ; Parkin, SSP (24 de enero de 2006). "Desarrollo de la unión de túnel magnético MRAM en IBM: desde las primeras uniones hasta un chip de demostración de MRAM de 16 Mb". IBM.
  11. ^ Desikan, Rajagopalan; et al. (27 de septiembre de 2002). "MRAM en chip como reemplazo de memorias físicas DRAM de gran ancho de banda y baja latencia" (PDF) . Departamento de Ciencias de la Computación, Universidad de Texas en Austin.
  12. ^ "Consideraciones de área, potencia y latencia de STT-MRAM para sustituir la memoria principal" (PDF) .
  13. ^ "Pasado, presente y futuro de la MRAM", NIST Magnetic Technology, 22 de julio de 2003
  14. ^ Kate McAlpine, "El truco del giro giratorio apunta a la RAM más rápida hasta la fecha", NewScientist , 13 de agosto de 2008
  15. ^ L. Thomas y otros, S3S 2017
  16. ^ Khvalkovskiy, AV; Apalkov, D.; Watts, S.; Chepulskii, R.; Beach, R S.; Ong, A.; Tang, X.; Driskill-Smith, A.; Butler, WH; Visscher, PB; Lottis, D.; Chen, E.; Nikitin, V.; Krounbi, M. (2013). "Principios básicos de la operación de celdas STT-MRAM en matrices de memoria". Journal of Physics D: Applied Physics . 46 (7): 074001. Bibcode :2013JPhD...46g4001K. doi :10.1088/0022-3727/46/7/074001. S2CID  110519121.
  17. ^ Schäfers, M.; Drewello, V.; Reiss, G.; Tomás, A.; Thiel, K.; Eilers, G.; Münzenberg, M.; Schuhmann, H.; Seibt, M. (2009). "Avería eléctrica en uniones de barrera de túnel de MgO ultrafinas para conmutación de par de transferencia de espín". Letras de Física Aplicada . 95 (23): 232119. arXiv : 0907.3579 . Código Bib : 2009ApPhL..95w2119S. doi : 10.1063/1.3272268. S2CID  119251634.
  18. ^ Bishnoi, R.; Ebrahimi, M.; Oboril, F.; Tahoori, MB (2014). "Detección de fallos de lectura en STT-MRAM". Conferencia Internacional de Pruebas de 2014. págs. 1–7. doi :10.1109/TEST.2014.7035342. ISBN 978-1-4799-4722-5.S2CID 7957290  .
  19. ^ Chang, M.; Shen, S.; Liu, C.; Wu, C.; Lin, Y.; King, Y.; Lin, C.; Liao, H.; Chih, Y.; Yamauchi, H. (marzo de 2013). "Un amplificador de detección basado en muestreo de corriente de lectura aleatoria rápida y tolerante al desplazamiento para memoria no volátil de corriente de celda pequeña". IEEE Journal of Solid-State Circuits . 48 (3): 864–877. Bibcode :2013IJSSC..48..864C. doi :10.1109/JSSC.2012.2235013. S2CID  23020634.
  20. ^ "Ventanas de tiempo de escritura con limitaciones de avería para STT-MRAM". www.linkedin.com .
  21. ^ JH Lim et al., "Investigación de la naturaleza estadística y física de la ruptura dieléctrica de MgO en STT-MRAM en diferentes condiciones de funcionamiento", IEDM 2018.
  22. ^ "StackPath". 21 de marzo de 2018.
  23. ^ Febrero de 2018, Paul Alcorn 26 (26 de febrero de 2018). "Lenovo habla de los DIMM 3D XPoint, Apache pasa al ThinkSystem SD650". Tom's Hardware .{{cite web}}: CS1 maint: numeric names: authors list (link)
  24. ^ ab "James Daughton, Memoria de acceso aleatorio magnetorresistiva (MRAM)" (PDF) .
  25. ^ "NASA JPL, Estado de la tecnología MRAM" (PDF) .
  26. ^ "GMR: Un gran paso para IBM Research". Archivado desde el original el 11 de enero de 2012.
  27. ^ L Berger (octubre de 1996). "Emisión de ondas de espín por una multicapa magnética atravesada por una corriente". Physical Review B . 54 (13): 9353–8. Bibcode :1996PhRvB..54.9353B. doi :10.1103/physrevb.54.9353. PMID  9984672.
  28. ^ Slonczewski, JC (octubre de 1996). "Excitación de multicapas magnéticas impulsada por corriente". Revista de magnetismo y materiales magnéticos . 159 (1–2): L1–L7. Código Bibliográfico :1996JMMM..159L...1S. doi :10.1016/0304-8853(96)00062-5.
  29. ^ Maiken, Eric. "Dispositivo de memoria de acceso aleatorio no volátil". patents.google.com . Oficina de Patentes de Japón . Consultado el 20 de mayo de 2023 .
  30. ^ NP Vasil'eva (octubre de 2003), "Dispositivos de memoria de acceso aleatorio magnético", Automatización y control remoto , 64 (9): 1369–85, doi :10.1023/a:1026039700433, S2CID  195291447
  31. ^ Estados6633498 Estados Unidos 6633498, Engel; Bradley N., Janesky; Jason Allen, Rizzo; Nicholas D., "Memoria de acceso aleatorio magnetorresistiva con campo de conmutación reducido" 
  32. ^ "Búsqueda de premios de la NSF: Premio n.º 0539675 - SBIR Fase I: Memoria de clave criptográfica sensible a la manipulación y de remanencia cero". www.nsf.gov .
  33. ^ "Toshiba y NEC desarrollan la memoria MRAM más rápida y de mayor densidad del mundo" (nota de prensa). NEC Corporation. 2006-02-07 . Consultado el 2006-07-10 .
  34. ^ "Freescale lidera la industria en la comercialización de la tecnología MRAM" (nota de prensa). Freescale Semiconductor. 10 de julio de 2006. Archivado desde el original el 13 de octubre de 2007. Consultado el 10 de julio de 2006 .
  35. ^ Lammers, David (7 de octubre de 2006). "El debut de MRAM indica una transición de memoria". EE Times.
  36. ^ "Prototipo de chip de RAM no volátil de 2 Mbit que emplea el método de escritura de par de transferencia de espín" (nota de prensa). Hitachi Ltd. 13 de febrero de 2007. Consultado el 13 de febrero de 2007 .
  37. ^ "IBM y TDK lanzan un proyecto conjunto de investigación y desarrollo para MRAM avanzado" (nota de prensa). IBM. 19 de agosto de 2007. Archivado desde el original el 13 de octubre de 2007. Consultado el 22 de agosto de 2007 .
  38. ^ "Toshiba desarrolla un nuevo dispositivo MRAM que abre el camino a la capacidad de gigabits" (Nota de prensa). Toshiba Corporation. 2007-11-06 . Consultado el 2007-11-06 .
  39. ^ "NEC desarrolla la MRAM compatible con SRAM más rápida del mundo con una velocidad de operación de 250 MHz" (nota de prensa). NEC Corporation. 2007-11-30 . Consultado el 2007-12-01 .
  40. ^ Greenemeier, Larry. "El satélite japonés es el primero en utilizar memoria magnética". Scientific American .
  41. ^ "Samsung y Hynix se asocian para desarrollar STT-MRAM". Archivado desde el original el 12 de noviembre de 2008. Consultado el 1 de octubre de 2008 .
  42. ^ "Freescale crea una empresa independiente para acelerar el negocio de MRAM" (PDF) (Nota de prensa). 29 de junio de 2008. Archivado desde el original (PDF) el 26 de julio de 2012.
  43. ^ de la Merced, Michael J. (9 de junio de 2008). "El fabricante de chips anuncia que separará su unidad de memoria". The New York Times .
  44. ^ LaPedus, Mark (13 de noviembre de 2008). "La empresa derivada de MRAM de Freescale lanza nuevos dispositivos". EE Times .
  45. ^ Takemura, R.; Kawahara, T.; Miura, K.; Yamamoto, H.; Hayakawa, J.; Matsuzaki, N.; Ono, K.; Yamanouchi, M.; Ito, K.; Takahashi, H.; Ikeda, S. (2009). "Spram 2t1r de 32 mb con controlador de escritura bidireccional localizado y celda de referencia ecualizada de matriz dual '1'/'0'". Simposio de 2009 sobre circuitos VLSI . IEEE. págs. 84–85. ISBN. 978-1-4244-3307-0.
  46. ^ "Noticias | Crocus Technology". Archivado desde el original el 22 de abril de 2010.
  47. ^ Johnson, R Colin (16 de noviembre de 2009). "Los chips MRAM se incorporan en serie a los medidores inteligentes". EE Times .
  48. ^ Ron Wilson (19 de abril de 2010). "La MRAM de Everspin alcanza los 16 Mbits y apunta hacia su uso integrado en SoC". EDN. Archivado desde el original el 21 de enero de 2013.
  49. ^ David Manners (20 de abril de 2010). "Everspin lanza MRAM de 16 Mbit, Volumen en julio". Electronics Weekly.
  50. ^ Motoyuki Ooishi; Nikkei Electronics (23 de junio de 2010). "[VLSI] Hitachi y Tohoku Univ anuncian SPRAM celular multinivel: ¡a la tecnología!". Techon.nikkeibp.co.jp . Consultado el 9 de enero de 2014 .
  51. ^ "Almacenamiento de datos MRAM extremadamente rápido a nuestro alcance" (Nota de prensa). PTB. 2011-03-08 . Consultado el 2011-03-09 .
  52. ^ Charlie Demerjian (16 de noviembre de 2012). "Everspin hace realidad la ST-MRAM, LSI AIS 2012: memoria no volátil con velocidades DDR3". SemiAccurate.com.
  53. ^ "Comunicado de prensa de Everspin" (PDF) . Archivado desde el original (PDF) el 30 de marzo de 2013.
  54. ^ "MRAM controlada por voltaje: estado, desafíos y perspectivas". EE Times .
  55. ^ "Everspin ST-MRAM incorporado para memoria caché en SSD de memoria Buffalo". Business Wire. 18 de noviembre de 2013. Consultado el 9 de enero de 2014 .
  56. ^ "Un avance en el uso de nanopartículas magnéticas podría ayudar a reducir el tamaño del almacenamiento digital". Gizmag.com. 8 de enero de 2014. Consultado el 9 de enero de 2014 .
  57. ^ "Everspin y GLOBALFOUNDRIES se asocian para suministrar obleas CMOS de 300 mm totalmente procesadas con la tecnología ST-MRAM de Everspin". GLOBALFOUNDRIES (nota de prensa). 2014-10-27. Archivado desde el original el 2020-09-24 . Consultado el 2020-08-22 .
  58. ^ Kim, Yoo-chul (20 de abril de 2016). "Cheil Worldwide adquiere Founded". Koreatimes.co.kr . Korea Times . Consultado el 27 de junio de 2016 ."Sí, Samsung comercializará memorias MRAM y ReRAM según nuestro propio calendario. Estamos en camino y pronto estaremos listos", dijo Kim a los periodistas.
  59. ^ "Los investigadores celebran el 20 aniversario de la invención de IBM de Spin Torque MRAM demostrando la escalabilidad para la próxima década — IBM Blog Research". IBM Blog Research . 2016-07-07 . Consultado el 2016-07-11 .
  60. ^ Strong, Scott (5 de agosto de 1026). "Everspin anuncia la disponibilidad de muestras de la primera MRAM de par de giro perpendicular de 256 Mb de la industria para los clientes". The SSD Review .
  61. ^ "Sony se revela como la fundición de MRAM para Avalanche". eeNews Analog . 2016-10-31 . Consultado el 2020-08-22 .
  62. ^ "IEDM: Magnetic RAM debuta como NVM integrado de 28 nm | EETE Analog". EE Times . Archivado desde el original el 2017-03-03 . Consultado el 2017-03-03 .
  63. ^ "Everspin comienza a enviar muestras a clientes de sus chips STT-MRAM de 28 nm y 1 Gb | MRAM-Info". www.mram-info.com . Consultado el 2019-12-03 .
  64. ^ "Samsung dice que lanzará una memoria MRAM integrada de 28 nm". EE Times .
  65. ^ "UMC y Avalanche Technology se asocian para el desarrollo de MRAM y la producción de 28 nm". Avalanche Technology . 2018-08-06 . Consultado el 2020-08-22 .
  66. ^ "IBM presentará el primer nodo STT-MRAM de 14 nm del mundo". 2020-12-15 . Consultado el 2020-12-17 .
  67. ^ "TSMC muestra su hoja de ruta tecnológica eMRAM | MRAM-Info". www.mram-info.com . Consultado el 16 de mayo de 2021 .
  68. ^ Chia-nan, Lin. "Investigadores locales crean un dispositivo MRAM avanzado". www.taipeitimes.com . Taipei Times . Consultado el 9 de noviembre de 2021 .

Enlaces externos