stringtranslate.com

Proceso de 5 nm

En la fabricación de semiconductores , la Hoja de Ruta Internacional para Dispositivos y Sistemas define el proceso de "5 nm" como el nodo de tecnología MOSFET que sigue al nodo de "7 nm" . En 2020, Samsung y TSMC iniciaron la producción en serie de chips de "5 nm", fabricados para empresas como Apple , Huawei , Mediatek , Qualcomm y Marvell . [1] [2]

El término "5 nm" no indica que alguna característica física (como longitud de compuerta, paso de metal o paso de compuerta) de los transistores tenga un tamaño de cinco nanómetros . Históricamente, el número utilizado en el nombre de un nodo tecnológico representaba la longitud de la compuerta, pero comenzó a desviarse de la longitud real a números más pequeños (por Intel ) alrededor de 2011. [3] Según las proyecciones contenidas en la actualización de 2021 de la Hoja de Ruta Internacional para Dispositivos y Sistemas publicada por IEEE Standards Association Industry Connection, se espera que el nodo de 5 nm tenga una longitud de compuerta de 18 nm, un paso de compuerta contactado de 51 nm y un paso de metal más ajustado de 30 nm. [4] En la práctica comercial del mundo real, "5 nm" se utiliza principalmente como un término de marketing por parte de fabricantes de microchips individuales para referirse a una nueva generación mejorada de chips semiconductores de silicio en términos de mayor densidad de transistores (es decir, un mayor grado de miniaturización), mayor velocidad y menor consumo de energía en comparación con el proceso anterior de 7 nm . [5] [6]

Historia

Fondo

Los efectos de tunelización cuántica a través de la capa de óxido de compuerta en transistores de "7 nm" y "5 nm" se volvieron cada vez más difíciles de manejar utilizando los procesos de semiconductores existentes. [7] Los dispositivos de un solo transistor por debajo de los 7 nm fueron demostrados por primera vez por investigadores a principios de la década de 2000. En 2002, un equipo de investigación de IBM que incluía a Bruce Doris, Omer Dokumaci, Meikei Ieong y Anda Mocuta fabricó un MOSFET de silicio sobre aislante (SOI) de 6 nanómetros . [8] [9]

En 2003, un equipo de investigación japonés del NEC , dirigido por Hitoshi Wakabayashi y Shigeharu Yamagami, fabricó el primer MOSFET de 5 nm. [10] [11]

En 2015, IMEC y Cadence fabricaron chips de prueba de 5 nm. Los chips de prueba fabricados no eran dispositivos completamente funcionales, sino que estaban destinados a evaluar la formación de patrones en las capas de interconexión . [12] [13]

En 2015, Intel describió un concepto de FET de nanocable lateral (o de compuerta completa) para el nodo de "5 nm". [14]

En 2017, IBM reveló que había creado chips de silicio de "5 nm", [15] utilizando nanoláminas de silicio en una configuración de compuertas por todas partes (GAAFET), una ruptura con el diseño habitual de FinFET . Los transistores GAAFET utilizados tenían 3 nanoláminas apiladas una sobre otra, cubiertas en su totalidad por la misma compuerta, al igual que los FinFET suelen tener varias aletas físicas una al lado de la otra que son eléctricamente una sola unidad y están cubiertas en su totalidad por la misma compuerta. El chip de IBM medía 50 mm2 y tenía 600 millones de transistores por mm2 , para un total de 30 mil millones de transistores (1667 nm2 por transistor o 41 nm de espaciado real entre transistores). [16] [17]

Comercialización

En abril de 2019, Samsung Electronics anunció que había estado ofreciendo sus herramientas de proceso de "5 nm" (5LPE) a sus clientes desde el cuarto trimestre de 2018. [18] En abril de 2019, TSMC anunció que su proceso de "5 nm" (CLN5FF, N5) había comenzado la producción de riesgo y que las especificaciones completas de diseño de chips ahora estaban disponibles para los clientes potenciales. El proceso N5 puede usar EUVL en hasta 14 capas, en comparación con solo 5 o 4 capas en N6 y N7++. [19] Para el paso de metal mínimo esperado de 28 nm, SALELE es el mejor método de diseño de patrones propuesto. [20]

Para su proceso de "5 nm", Samsung inició la mitigación de defectos de proceso mediante verificación y reparación automatizadas, debido a la aparición de defectos estocásticos (aleatorios) en el metal y en las capas intermedias. [21]

En octubre de 2019, TSMC habría comenzado a muestrear procesadores A14 de 5 nm para Apple . [22] En la conferencia IEEE IEDM de 2020, TSMC informó que su proceso de 5 nm tenía una densidad 1,84 veces mayor que su proceso de 7 nm. [23] En IEDM 2019, TSMC reveló dos versiones de 5 nm, una versión DUV con una celda de 5,5 pistas y una versión EUV (oficial) con una celda de 6 pistas. [24] [25]

En diciembre de 2019, TSMC anunció un rendimiento promedio de aproximadamente el 80%, con un rendimiento máximo por oblea de más del 90% para sus chips de prueba de "5 nm" con un tamaño de matriz de 17,92 mm 2 . [26] A mediados de 2020, TSMC afirmó que su proceso (N5) "5 nm" ofrecía 1,8 veces la densidad de su proceso N7 "7 nm", con una mejora de la velocidad del 15% o un consumo de energía 30% menor; se afirmó que una subversión mejorada (N5P o N4) mejoraba el N5 con un +5% de velocidad o un -10% de potencia. [27]

El 13 de octubre de 2020, Apple anunció una nueva línea de iPhone 12 con el chip A14 . Junto con la línea Huawei Mate 40 con el chip HiSilicon Kirin 9000 , el A14 y el Kirin 9000 fueron los primeros dispositivos que se comercializaron en el nodo de "5 nm" de TSMC. Más tarde, el 10 de noviembre de 2020, Apple también reveló tres nuevos modelos de Mac con el chip Apple M1 , otro chip de 5 nm. Según Semianalysis, el procesador A14 tiene una densidad de transistores de 134 millones de transistores por mm2 . [ 28]

En octubre de 2021, TSMC presentó un nuevo miembro de su familia de procesos de "5 nm": N4P. En comparación con N5, el nodo ofrecía un rendimiento un 11 % superior (un 6 % superior frente a N4), una eficiencia energética un 22 % superior, una densidad de transistores un 6 % superior y un recuento de máscaras inferior. TSMC esperaba que se lanzaran las primeras cintas para la segunda mitad de 2022. [29] [30] [ necesita actualización ]

En diciembre de 2021, TSMC anunció un nuevo miembro de su familia de procesos de "5 nm" diseñado para aplicaciones de HPC: N4X. El proceso presentaba un diseño y estructuras de transistores optimizados, resistencia y capacitancia reducidas de capas metálicas específicas y capacitores MiM de alta densidad. En ese momento, se esperaba que el proceso [ necesita actualización ] ofreciera hasta un 15% más de rendimiento frente a N5 (o hasta un 4% frente a N4P) a 1,2 V y una tensión de alimentación superior a 1,2 V. TSMC, en ese momento, dijo que esperaban [ necesita actualización ] que N4X entrara en producción de riesgo en la primera mitad de 2023. [31] [32] [33]

En junio de 2022, Intel presentó algunos detalles sobre el proceso Intel 4 (conocido como "7 nm" antes del cambio de nombre en 2021): el primer proceso de la compañía en usar EUV, una densidad de transistores dos veces mayor en comparación con Intel 7 (conocido como "10 nm" ESF (Enhanced Super Fin) antes del cambio de nombre), uso de cobre revestido de cobalto para las cinco capas más finas de interconexión, un 21,5% más de rendimiento a potencia iso o un 40% menos de potencia a frecuencia iso a 0,65 V en comparación con Intel 7, etc. El primer producto de Intel que se fabricó en Intel 4 fue Meteor Lake, encendido en el segundo trimestre de 2022 y programado para envío en 2023. [34] Intel 4 tiene un paso de compuerta de contacto de 50 nm, un paso de aleta y de metal mínimo de 30 nm y una altura de biblioteca de 240 nm. La capacitancia metal-aislante-metal se incrementó a 376 fF/μm², aproximadamente 2x en comparación con Intel 7. [35] El proceso se optimizó para aplicaciones HPC y admitió voltaje de <0,65 V a >1,3 V. La estimación de densidad de transistores de WikiChip para Intel 4 fue 123,4 Mtr./mm², 2,04x de 60,5 Mtr./mm² para Intel 7. Sin embargo, la celda SRAM de alta densidad había escalado solo 0,77x (de 0,0312 a 0,024 μm²) y la celda de alto rendimiento 0,68x (de 0,0441 a 0,03 μm²) en comparación con Intel 7. [36] [ necesita actualización ]

El 27 de septiembre de 2022, AMD lanzó oficialmente su serie Ryzen 7000 de unidades de procesamiento central, basadas en el proceso TSMC N5 y la microarquitectura Zen 4. [37] Zen 4 marcó la primera utilización del proceso de 5 nm para procesadores de escritorio basados ​​en x86. En diciembre de 2022, AMD también lanzó la serie Radeon RX 7000 de unidades de procesamiento gráfico basadas en RDNA 3 , que también utilizaban el proceso TSMC N5. [38]

Nodos

Nodos de proceso de 4 nm

El paso de la compuerta del transistor también se conoce como CPP (paso de policontacto) y el paso de interconexión también se conoce como MMP (paso de metal mínimo). [59] [60]

Más allá de 4 nm

"3 nm" es el término habitual para el siguiente nodo después de "5 nm". A partir de 2023 , TSMC ha comenzado a producir chips para clientes selectos, mientras que Samsung e Intel tienen planes para 2024. [52] [61] [62] [63]

También se ha dado el nombre de "3,5 nm" para el primer nodo después de "5 nm". [64]

Referencias

  1. ^ Cutress, Dr Ian. «'Mejor rendimiento en 5 nm que en 7 nm': actualización de TSMC sobre las tasas de defectos para N5». AnandTech . Archivado desde el original el 30 de agosto de 2020 . Consultado el 28 de agosto de 2020 .
  2. ^ "Marvell y TSMC colaboran para ofrecer una cartera de infraestructura de datos con tecnología de 5 nm". HPCwire . Archivado desde el original el 15 de septiembre de 2020 . Consultado el 28 de agosto de 2020 .
  3. ^ "No más nanómetros". 23 de julio de 2020.
  4. ^ Hoja de ruta internacional para dispositivos y sistemas: actualización de 2021: Más Moore, IEEE, 2021, pág. 7, archivado del original el 7 de agosto de 2022 , consultado el 7 de agosto de 2022
  5. ^ "Los 7 nm, 5 nm y 3 nm de TSMC "son solo números... no importa cuál sea el número"". 10 de septiembre de 2019. Archivado desde el original el 17 de junio de 2020 . Consultado el 20 de abril de 2020 .
  6. ^ Samuel K. Moore (21 de julio de 2020). "Una mejor manera de medir el progreso en semiconductores: es hora de desechar la antigua métrica de la Ley de Moore". IEEE Spectrum . IEEE. Archivado desde el original el 2 de diciembre de 2020 . Consultado el 20 de abril de 2021 .
  7. ^ "Efectos cuánticos a 7/5 nm y más allá". Ingeniería de semiconductores . Archivado desde el original el 15 de julio de 2018. Consultado el 15 de julio de 2018 .
  8. ^ "IBM afirma tener el transistor de silicio más pequeño del mundo - TheINQUIRER". Theinquirer.net . 9 de diciembre de 2002. Archivado desde el original el 31 de mayo de 2011 . Consultado el 7 de diciembre de 2017 .
  9. ^ Doris, Bruce B.; Dokumaci, Omer H.; Ieong, Meikei K.; Mocuta, Anda; Zhang, Ying; Kanarsky, Thomas S.; Roy, RA (diciembre de 2002). Escalado extremo con MOSFET de canal de silicio ultradelgado . Compendio. International Electron Devices Meeting. págs. 267–270. doi :10.1109/IEDM.2002.1175829. ISBN . 0-7803-7462-2.S2CID10151651  .​
  10. ^ "NEC produce mediante pruebas el transistor más pequeño del mundo". Thefreelibrary.com . Archivado desde el original el 15 de abril de 2017. Consultado el 7 de diciembre de 2017 .
  11. ^ Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (diciembre de 2003). "Dispositivos CMOS planos a granel de menos de 10 nm que utilizan control de unión lateral" . Reunión internacional de dispositivos electrónicos IEEE 2003. págs. 20.7.1–20.7.3. doi :10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. Número de identificación del sujeto  2100267.
  12. ^ "IMEC y Cadence revelan un chip de prueba de 5 nm". Semiwiki.com . 4 de julio de 2023 . Consultado el 4 de julio de 2023 .
  13. ^ "La hoja de ruta hacia los 5 nm: se necesita la convergencia de muchas soluciones". Semi.org . Archivado desde el original el 26 de noviembre de 2015. Consultado el 25 de noviembre de 2015 .
  14. ^ Mark LaPedus (20 de enero de 2016). "Desafíos de fabricación de 5 nm". Archivado desde el original el 27 de enero de 2016. Consultado el 22 de enero de 2016. Intel presentó un documento que generó chispas y alimentó la especulación sobre la dirección futura de la industria de circuitos integrados de vanguardia. La compañía describió un transistor de próxima generación llamado nanowire FET, que es un finFET girado de lado con una compuerta envuelta a su alrededor. Se dice que el nanowire FET de Intel, a veces llamado gate-all-around FET, cumple con los requisitos del dispositivo para 5 nm, según lo definido por la Hoja de Ruta Tecnológica Internacional para Semiconductores (ITRS).
  15. ^ Sebastian, Anthony (5 de junio de 2017). «IBM presenta el primer chip de 5 nm del mundo». Ars Technica . Archivado desde el original el 5 de junio de 2017. Consultado el 5 de junio de 2017 .
  16. ^ Huiming, Bu (5 de junio de 2017). «Los transistores de 5 nanómetros avanzan lentamente hacia los chips». IBM . Archivado desde el original el 9 de junio de 2021 . Consultado el 9 de junio de 2021 .
  17. ^ "IBM descubre cómo fabricar chips de 5 nm". Uk.pcmag.com . 5 de junio de 2017. Archivado desde el original el 3 de diciembre de 2017 . Consultado el 7 de diciembre de 2017 .
  18. ^ ab Shilov, Anton. «Samsung completa el desarrollo de la tecnología de proceso EUV de 5 nm». AnandTech . Archivado desde el original el 20 de abril de 2019. Consultado el 31 de mayo de 2019 .
  19. ^ ab "TSMC y los socios del ecosistema OIP ofrecen la primera infraestructura de diseño completa de la industria para la tecnología de procesos de 5 nm" (Comunicado de prensa). TSMC. 3 de abril de 2019.
  20. ^ "Patrones dobles de SALELE para nodos de 7 nm y 5 nm". LinkedIn . Archivado desde el original el 20 de septiembre de 2021 . Consultado el 25 de marzo de 2021 .
  21. ^ Jaehwan Kim; Jin Kim; Byungchul Shin; Sangah Lee; Jae-Hyun Kang; Joong-Won Jeon; Piyush Pathak; Jac Condella; Frank E. Gennari; Philippe Hurat; Ya-Chieh Lai (23 de marzo de 2020). Mitigación del riesgo de rendimiento relacionado con el proceso con reemplazo de patrones en el diseño para circuitos integrados del sistema fabricados en nodos de tecnología avanzada . Proc. SPIE 11328, Co-optimización de diseño-proceso-tecnología para la capacidad de fabricación XIV, 113280I. San José, California, Estados Unidos. doi :10.1117/12.2551970.
  22. ^ Solca, Bogdan (22 de octubre de 2019). «TSMC ya está probando los SoC A14 Bionic de 5 nm de Apple para los iPhones de 2020». Notebookcheck . Archivado desde el original el 12 de enero de 2020 . Consultado el 12 de enero de 2020 .
  23. ^ "TSMC detalla los 5 nm". 21 de marzo de 2020.
  24. ^ "Litografía específica para aplicaciones: modelado de metal de 5 nm y 5,5 pistas mediante DUV".
  25. ^ G. Yeap; et al. Plataforma de tecnología de producción CMOS de 5 nm con EUV completo y FinFET de canal de alta movilidad con celdas SRAM de 0,021 µm2 más densas para SoC móviles y aplicaciones informáticas de alto rendimiento . Reunión internacional de dispositivos electrónicos IEEE de 2019 (IEDM). doi :10.1109/IEDM19573.2019.8993577.
  26. ^ Cutress, Dr Ian. "El primer chip de prueba de 5 nm de TSMC ofrece un rendimiento del 80 %, y el HVM llegará en el primer semestre de 2020". AnandTech . Archivado desde el original el 25 de mayo de 2020 . Consultado el 19 de diciembre de 2019 .
  27. ^ Hruska, Joel (25 de agosto de 2020). "TSMC traza un rumbo agresivo para la litografía de 3 nm y más allá". ExtremeTech . Archivado desde el original el 22 de septiembre de 2020 . Consultado el 12 de septiembre de 2020 .
  28. ^ Patel, Dylan (27 de octubre de 2020). «El chip A14 de Apple incluye 134 millones de transistores/mm², pero no alcanza las afirmaciones de densidad de TSMC». SemiAnalysis . Archivado desde el original el 12 de diciembre de 2020 . Consultado el 29 de octubre de 2020 .
  29. ^ "TSMC amplía su liderazgo en tecnología avanzada con el proceso N4P". TSMC (nota de prensa). 26 de octubre de 2021.
  30. ^ "TSMC amplía su familia de 5 nm con un nuevo nodo N4P de rendimiento mejorado". WikiChip . 26 de octubre de 2021. Archivado desde el original el 29 de mayo de 2022 . Consultado el 28 de mayo de 2022 .
  31. ^ ab "TSMC presenta el proceso N4X" (nota de prensa). TSMC. 16 de diciembre de 2021.
  32. ^ ab "El futuro es ahora (publicación del blog)". TSMC . 16 de diciembre de 2021. Archivado desde el original el 7 de mayo de 2022 . Consultado el 25 de mayo de 2022 .
  33. ^ ab Shilov, Anton (17 de diciembre de 2021). "TSMC presenta el nodo N4X". AnandTech . Archivado desde el original el 25 de mayo de 2022 . Consultado el 25 de mayo de 2022 .
  34. ^ ab Smith, Ryan. "Nodo de proceso Intel 4 en detalle: escalado de densidad 2x, rendimiento mejorado en un 20 %". AnandTech . Archivado desde el original el 13 de junio de 2022 . Consultado el 13 de junio de 2022 .
  35. ^ Jones, Scotten (13 de junio de 2022). "Análisis profundo de Intel 4". SemiWiki .
  36. ^ ab Schor, David (19 de junio de 2022). "Una mirada a la tecnología de proceso Intel 4". WikiChip Fuse .
  37. ^ "AMD lanza procesadores de escritorio Ryzen serie 7000 con arquitectura "Zen 4": el núcleo más rápido en juegos" (Nota de prensa). 29 de agosto de 2022 . Consultado el 31 de marzo de 2023 .
  38. ^ Wickens, Katie (30 de agosto de 2022). «Lisa Su de AMD confirma la arquitectura de GPU RDNA 3 basada en chiplets». PC Gamer . Consultado el 20 de septiembre de 2022 .
  39. ^ "Hoja de ruta internacional IRDS para dispositivos y sistemas, edición 2017" (PDF) . Archivado desde el original (PDF) el 25 de octubre de 2018.
  40. ^ abc Jones, Scotten (29 de abril de 2020), "¿Puede TSMC mantener su liderazgo en tecnología de procesos?", SemiWiki , archivado del original el 13 de mayo de 2022 , consultado el 11 de abril de 2022
  41. ^ "Actualización de Samsung Foundry 2019". SemiWiki . 6 de agosto de 2019. Archivado desde el original el 29 de mayo de 2022 . Consultado el 14 de mayo de 2022 .
  42. ^ ab "Actualización de Samsung de 5 nm y 4 nm". WikiChip . 19 de octubre de 2019.
  43. ^ ab «Proceso de litografía de 5 nm». WikiChip . Archivado desde el original el 6 de noviembre de 2020 . Consultado el 30 de abril de 2017 .
  44. ^ abcd "El GAAFET de 3 nm de Samsung entra en producción de riesgo; analiza mejoras de próxima generación". 5 de julio de 2022.
  45. ^ "NVIDIA ofrece un gran salto en el rendimiento y presenta una nueva era de renderizado neuronal con la serie GeForce RTX 40". Sala de prensa de NVIDIA . Consultado el 20 de septiembre de 2022 .
  46. ^ "La VERDAD de TSMC 5nm".
  47. ^ "N3E reemplaza a N3; viene en muchas versiones". 4 de septiembre de 2022.
  48. ^ ab HOJA DE RUTA INTERNACIONAL PARA DISPOSITIVOS Y SISTEMAS EDICIÓN 2017 - MÁS MÁS (PDF) , ITRS, 2017, Sección 4.5 Tabla MM-10 (p.12) entradas : "Área de celdas de bit de SRAM (um2)" ; "Densidad de área de celdas de bit de SRAM 111 - Mbits/mm2", archivado desde el original (PDF) el 25 de octubre de 2018 , recuperado el 24 de octubre de 2018
  49. ^ abcd "¿Acabamos de presenciar la muerte de SRAM?". 4 de diciembre de 2022.
  50. ^ JC Liu; et al. Una tecnología CMOS de 5 nm con confiabilidad mejorada que presenta FinFET de quinta generación con EUV completamente desarrollado y canal de alta movilidad para SoC móvil y aplicación informática de alto rendimiento . Reunión internacional de dispositivos electrónicos IEEE de 2020 (IEDM). doi :10.1109/IEDM13553.2020.9372009.
  51. ^ "Samsung Foundry promete superar a TSMC en cinco años".
  52. ^ ab Cutress, Dr Ian. "La hoja de ruta de Intel para el proceso de 2025: ¿con 4 nm, 3 nm, 20 A y 18 A?". AnandTech . Archivado desde el original el 3 de noviembre de 2021. Consultado el 27 de julio de 2021 .
  53. ^ Shilov, Anton (25 de abril de 2024). "TSMC prepara un proceso N4C de 4 nm más económico para 2025, con el objetivo de reducir los costes en un 8,5 %". AnandTech .
  54. ^ Anteriormente llamado Intel 7nm
  55. ^ Bonshor, Gavin (20 de octubre de 2022). "Revisión de Intel Core i9-13900K e i5-13600K: Raptor Lake ofrece más potencia". AnandTech . Consultado el 28 de septiembre de 2023 .
  56. ^ "TSMC N3 y los desafíos futuros". 27 de mayo de 2023.
  57. ^ Gartenberg, Chaim (29 de julio de 2021). «El verano en que Intel se quedó atrás». The Verge . Archivado desde el original el 22 de diciembre de 2021. Consultado el 22 de diciembre de 2021 .
  58. ^ "Intel presenta la arquitectura Meteor Lake: Intel 4 anuncia el futuro desagregado de las CPU móviles".
  59. ^ "Informe ejecutivo de la hoja de ruta tecnológica internacional para semiconductores 2.0, edición 2015" (PDF) . Semiconductors.org . Archivado desde el original (PDF) el 2 de octubre de 2016 . Consultado el 7 de diciembre de 2017 .
  60. ^ "Proceso de litografía de 5 nm". WikiChip . Archivado desde el original el 6 de noviembre de 2020 . Consultado el 7 de diciembre de 2017 .
  61. ^ "El nodo GAAFET de 3 nm de Samsung se retrasa hasta 2024". 30 de junio de 2021. Archivado desde el original el 17 de diciembre de 2021 . Consultado el 8 de julio de 2021 .
  62. ^ Shilov, Anton. «Samsung: La implementación del nodo GAE de 3 nm está prevista para 2022». AnandTech . Archivado desde el original el 27 de julio de 2021. Consultado el 27 de julio de 2021 .
  63. ^ Shilov, Anton. «Actualización de TSMC: 2 nm en desarrollo, 3 nm y 4 nm en camino para 2022». AnandTech . Archivado desde el original el 27 de julio de 2021. Consultado el 27 de julio de 2021 .
  64. ^ "15 puntos de vista desde una cumbre de silicio: perspectivas macro y nano del horizonte de los chips". EE Times . 16 de enero de 2017. Archivado desde el original el 28 de junio de 2018 . Consultado el 4 de junio de 2018 .

Enlaces externos