La lógica de transceptor de alta velocidad o HSTL es un estándar independiente de la tecnología para la señalización entre circuitos integrados . [1] El rango de señalización nominal es de 0 V a 1,5 V, aunque se permiten variaciones y las señales pueden ser de un solo extremo o diferenciales. Está diseñado para funcionar a más de 180 MHz.
Las siguientes clases están definidas por la norma EIA/JESD8-6 de EIA / JEDEC :
Tenga en cuenta que la terminación en paralelo simétrica significa que la resistencia de terminación en la carga está conectada a la mitad del voltaje de suministro del búfer de salida. La terminación en paralelo doble significa que se instalan resistencias de terminación en paralelo en ambos extremos de la línea de transmisión.