FlexRay es un protocolo de comunicaciones de red para automóviles desarrollado por el Consorcio FlexRay para gobernar la informática de a bordo de los automóviles. Está diseñado para ser más rápido y más confiable que CAN y TTP , pero también es más costoso. El consorcio FlexRay se disolvió en 2009, pero el estándar FlexRay ahora es un conjunto de estándares ISO, ISO 17458-1 [1] a 17458-5. [2] [3]
FlexRay es un bus de comunicación diseñado para garantizar altas tasas de datos, tolerancia a fallos, funcionamiento en ciclo de tiempo, dividido en segmentos estáticos y dinámicos para comunicaciones activadas por eventos y activadas por tiempo. Se utiliza principalmente en los sectores aeronáutico y de automoción.
FlexRay admite velocidades de datos de hasta 10 Mbit/s , admite explícitamente topologías físicas de estrella y bus, y puede tener dos canales de datos independientes para tolerancia a fallos (la comunicación puede continuar con un ancho de banda reducido si un canal no está operativo). El bus funciona en un ciclo de tiempo, dividido en dos partes: el segmento estático y el segmento dinámico. El segmento estático se asigna previamente en porciones para tipos de comunicación individuales, lo que proporciona un determinismo más fuerte que su predecesor CAN . El segmento dinámico funciona más como CAN, con nodos que toman el control del bus según esté disponible, lo que permite un comportamiento activado por eventos. [4]
El Consorcio FlexRay estaba formado por los siguientes miembros principales:
El consorcio FlexRay contaba también con miembros asociados y premium. En septiembre de 2009, contaba con 28 miembros asociados premium y más de 60 miembros asociados. A finales de 2009, el consorcio se disolvió.
El primer vehículo de producción en serie con FlexRay se fabricó a finales de 2006 en el BMW X5 (E70) [5] , lo que permitió disponer de un nuevo y rápido sistema de amortiguación adaptativa. El uso completo de FlexRay se introdujo en 2008 en el nuevo BMW Serie 7 (F01) .
El sistema FlexRay consta de un bus y de unidades de control electrónico (ECU). Cada ECU tiene un reloj independiente. La desviación del reloj no debe ser superior al 0,15 % con respecto al reloj de referencia, por lo que la diferencia entre el reloj más lento y el más rápido del sistema no debe ser superior al 0,3 %.
Esto significa que, si la ECU-s es un transmisor y la ECU-r es un receptor, entonces por cada 300 ciclos del transmisor habrá entre 299 y 301 ciclos del receptor. Los relojes se resincronizan con la frecuencia suficiente para garantizar que esto no cause problemas. El reloj se envía en el segmento estático. [15]
En cada momento, solo una ECU escribe en el bus . Cada bit que se va a enviar se retiene en el bus durante 8 ciclos de reloj de muestra. El receptor mantiene un búfer de las últimas 5 muestras y utiliza la mayoría de las últimas 5 muestras como señal de entrada.
Los errores de transmisión de un solo ciclo pueden afectar los resultados cerca del límite de los bits, pero no afectarán los ciclos en el medio de la región de 8 ciclos.
El valor del bit se muestrea en el medio de la región de 8 bits. Los errores se trasladan a los ciclos extremos y el reloj se sincroniza con la frecuencia suficiente para que la desviación sea pequeña. (La desviación es menor de 1 ciclo cada 300 ciclos y durante la transmisión el reloj se sincroniza más de una vez cada 300 ciclos).
Toda la comunicación se envía en forma de tramas. El mensaje consta de bytes , empaquetados de la siguiente manera:
Si no se comunica nada, el bus se mantiene en el estado 1 (alto voltaje), por lo que cada receptor sabe que la comunicación comenzó cuando el voltaje cae a 0.
El receptor sabe cuándo el mensaje está completo comprobando si se recibió BSS0 (1) o FES (0).
Tenga en cuenta que 8 ciclos por bit no tienen nada que ver con los bytes. Cada byte tarda 80 ciclos en transferirse: 16 para BSS0 y BSS1 y 64 para sus bits. Tenga en cuenta también que BSS0 tiene valor 1 y BSS1 tiene valor 0.
Los relojes se resincronizan cuando la señal votada cambia de 1 a 0, si el receptor estaba en estado inactivo o esperando BSS1.
Como la sincronización se realiza en la señal votada, los pequeños errores de transmisión durante la sincronización que afectan a los bits límite pueden desviar la sincronización no más de 1 ciclo. Como hay como máximo 88 ciclos entre la sincronización (BSS1, 8 bits del último byte, FES y TES - 11 bits de 8 ciclos cada uno), y la desviación del reloj no es mayor que 1 cada 300 ciclos, la desviación puede desviar el reloj no más de 1 ciclo. Los pequeños errores de transmisión durante la recepción pueden afectar solo a los bits límite. Por lo tanto, en el peor de los casos, los dos bits del medio son correctos y, por lo tanto, el valor muestreado es correcto.
He aquí un ejemplo de un caso particularmente malo: un error durante la sincronización, un ciclo perdido debido a la desviación del reloj y un error en la transmisión.
Errores que ocurrieron en el ejemplo:
A pesar de tantos errores, la comunicación se recibió correctamente.
Las celdas verdes son puntos de muestreo. Todas, excepto la primera, están sincronizadas por el borde 1->0 en el fragmento de transmisión que se muestra.
Al desarrollar y/o solucionar problemas del bus FlexRay, el examen de las señales de hardware puede ser muy importante. Los analizadores lógicos y los analizadores de bus son herramientas que recopilan, analizan, decodifican y almacenan señales para que las personas puedan ver las formas de onda de alta velocidad cuando lo deseen.
Ethernet puede reemplazar a FlexRay para aplicaciones que requieren un uso intensivo de ancho de banda y que no son críticas para la seguridad. [16]
