stringtranslate.com

TopoR

TopoR ( Topological R outer) [ nb 1] es un programa EDA desarrollado y mantenido por la empresa rusa Eremex. Está dedicado al diseño de una placa de circuito impreso (PCB). La versión actual es 6.3.17875 a fecha de 2017-09-20. [1]

Cuenta con un enrutador automático y un conjunto de herramientas diseñadas para reducir la cantidad de esfuerzo necesario para el enrutamiento manual de una placa de circuito impreso. Una característica distintiva de TopoR es la ausencia de direcciones de enrutamiento preferidas.

Historia

Muestra de placa de circuito impreso

El trabajo sobre un enrutador topológico flexible [2] comenzó en 1988. [ cita requerida ]

En 1996 [ cita requerida ] se lanzó la primera versión de un enrutador topológico [3] [4] que realmente llegó a ser utilizado por empresas industriales. En 2002, el enrutador FreeStyle [5] (FSR) de Диал Инжиниринг ("Dial Engineering") se ejecutó bajo DOS y enrutó con éxito placas de doble capa, interactuando con P-CAD . [5] [6] [7] Este enrutador temprano mostró las ventajas de un enfoque innovador para el enrutamiento y la alta eficiencia de los modelos, algoritmos e implementación de software. Un disquete de 1,44 MB fue suficiente para el programa y los ejemplos que lo acompañaban. [5] La compañía también anunció planes para lanzar comercialmente una FreeStyle Suite para Windows más adelante ese año. [8] [7] La ​​última versión de FSR para DOS, [9] que consta del enrutador llamado SpeedWay y el editor de diseño llamado FreeStyle, fue la versión 1.6 del 26 de septiembre de 2003/11 de noviembre de 2003. [10] [11] [12]

La primera versión de Windows del enrutador topológico se lanzó en 2001 [ cita requerida ] y se renombró [10] a TopoR . [13] TopoR 1.03 estuvo disponible el 26 de septiembre de 2003 y se distribuyó a través de ElekTrade (ЭлекТрейд). [10] El programa enrutaba no solo placas de circuito impreso de doble capa sino también de múltiples capas. [7] TopoR fue desarrollado por un grupo llamado FreeStyleTeam , supervisado por Sergey J. Luzin (Сергей Юрьевич Лузин), [14] con Oleg B. Polubasov (Олег Борисович Полубасов) como desarrollador inicial de FSR, así como Pavel I. Dmitriev (Павел Иванович Дмитриев), Gevorg S. Petrosyan (Геворг Самвелович Петросян), Michael S. Luzin (Михаил Сергеевич Лузин) y Andrew A. Lysenko (Андрей Александрович Лысенко). [15] La versión 3.0 se lanzó en 2006. [16] [17] El software fue distribuido comercialmente por Prosoft Spb. (ПРОСОФТ СПб) en 2007. [14] TopoR 4.0 agregó soporte para importar/exportar diseños DSN y archivos de sesión SES. [18] Desde TopoR 4.1 (2008), el software es desarrollado y mantenido por Eremex, Ltd.

Características

TopoR se puede utilizar como un enrutador automático externo para editores de diseño de terceros o en conjunto con el editor de diseño y captura esquemática de Eremex , Delta Design (DD). TopoR importa la entrada en formato FST de Delta Design, como archivos de diseño DSN compatibles con Specctra /ELECTRA, [19] o en formatos P-CAD PCB ASCII (2000, 2002, 2004), PADS PCB ASCII (3.5, 4.0, 5.0, 2005.0) o EAGLE BRD XML (6.x). [20] Las placas resultantes se pueden exportar a archivos de sesión Specctra/ELECTRA SES, DXF , Gerber , P-CAD PCB ASCII (2000, 2002, 2004), PADS PCB ASCII (3.5, 4.0, 5.0, 2005.0).

Cables que constan únicamente de líneas
Cables formados por líneas y arcos.

El enrutamiento de la topología del cableado se realiza de forma automática y flexible; los ángulos no están limitados a 90° y 45°.

El uso eficiente del espacio de la placa de circuito impreso y la ausencia de direcciones de enrutamiento preferidas en las capas reducen considerablemente la diafonía electromagnética . [ cita requerida ]

TopoR enruta todas las conexiones, incluso si esto implica violar las restricciones de diseño. Tales violaciones se pueden corregir automáticamente más tarde.

Cuando se mueven objetos (como componentes y vías), la longitud y la forma del cable se optimizan automáticamente con el espacio libre adecuado.

El usuario puede elegir entre dos métodos para calcular la forma del cable: con o sin arcos. El primer método implica cables que constan únicamente de líneas. El otro hace que los cables mantengan una distancia adecuada al circular alrededor de las almohadillas; consta de arcos y líneas.

TopoR optimiza simultáneamente varias variantes alternativas del diseño. Las variantes con los peores parámetros (por longitud total del cable y número de vías) se eliminarán. [21] [22]

TopoR tiene una función de colocación automática de componentes. El procedimiento se puede utilizar tanto para todos los componentes de la placa como solo para los componentes de un área específica. No es comparable con la calidad de la colocación manual, pero se puede utilizar como paso de preparación para la colocación manual.

Se pueden especificar los espacios libres mínimos y deseados para cada red.

Ancho de cable reducido

TopoR soporta automáticamente el efecto de cuello de traza , es decir, reduce el ancho de un cable que se aproxima a una almohadilla angosta (o una con un diámetro menor que el ancho del cable), o cuando pasa a través de cuellos de botella (por ejemplo, entre las almohadillas de un componente).

Las transiciones de cable a almohadilla utilizan un suavizado de estilo lágrima . El uso de este procedimiento en la etapa de diseño ayuda a evitar violaciones en la verificación de reglas de diseño cuando se agregan lágrimas en el editor CAM.

Enrutamiento de componentes BGA

TopoR puede reconocer las áreas de los componentes de una matriz de rejilla de bolas (BGA) y aplicar una estrategia especial para enrutarlas. Esto ayuda a reducir la cantidad de vías, la densidad de conexiones y, en algunos casos, la cantidad de capas de enrutamiento. [23] [24] [25]

Muestra de placa de circuito impreso de una sola capa

Se utiliza un algoritmo especial para enrutar placas de una sola capa, minimizando la cantidad de uniones entre capas o para encontrar un enrutamiento de una sola capa. [26]

Soluciones similares

El programa de diseño PCB de la suite gEDA incluye un enrutador automático topológico similar llamado Toporouter , que fue escrito por Anthony Blake en un proyecto de código abierto financiado por Google y supervisado por DJ Delorie en 2008. [27] Se basa principalmente en una implementación de los algoritmos descritos en la tesis doctoral de Tal Dayan de 1997, "Enrutador topológico basado en banda elástica". [27] [28] Mientras tanto, este enrutador también se ha adaptado para su uso con el proyecto de código abierto KiCad .

Véase también

Notas

  1. ^ En ruso (la lengua materna de los desarrolladores), topor significa "hacha".

Referencias

  1. ^ Обновление версии TopoR 6.3.17875 (en ruso). Erémex . 2017-09-20. Archivado desde el original el 24 de septiembre de 2017 . Consultado el 24 de septiembre de 2017 .
  2. ^ Базилевич, Р. P. (1981). Métodos de descomposición y topología de los métodos de construcción automáticos del sector eléctrico[ Descomposición y métodos topológicos del método automatizado de diseño de dispositivos electrónicos ] (en ruso). Lviv (Львов): Вища школа. p. 168.
  3. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (1997). Пакет гибкой трассировки "Ruta FreeStyle"[ Un paquete de rutas flexibles "Ruta FreeStyle" ] (en ruso). Odessa: Мат-лы междунар. науч.-техн. конф. "Системы и средства передачи и обработки информации" [Conferencia científico-técnica matemática "Sistemas y medios de transmisión y procesamiento de información"]. pag. 35.
  4. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (1997). Трассировка печатных PLат - Nuevos métodos de resolución de problemas[Enrutamiento de placas de circuitos impresos: nuevos métodos para resolver viejos problemas]. САПР и графика [CAD y gráficos] (en ruso) (11): 58–59.
  5. ^ abc Сухарев [Sukharev], А. B. [AV] (1999). FreeStyleRoute - Трассировка печатных плат [FreeStyleRoute - enrutamiento de PCB] (en ruso). San Petersburgo, Rusia. Archivado desde el original el 25 de septiembre de 2017 . Consultado el 25 de septiembre de 2017 .[1]
  6. ^ Бесплатный трассировщик от "Диал". Computerworld Россия (en ruso). 2002 (8). 2002-03-05. Archivado desde el original el 25 de septiembre de 2017 . Consultado el 25 de septiembre de 2017 .
  7. ^ abc Razevig [Разевиг], Vsevolod [Всеволод] (26 de marzo de 2002). Трассировщик FreeStyle Router disponible en Internet [FreeStyle Router está disponible en Internet]. Semana PC /  Semana RE / IT (en ruso). 2002 (11 #329). Archivado desde el original el 25 de septiembre de 2017 . Consultado el 25 de septiembre de 2017 . […] La empresa Dial Engineering ofrece gratuitamente en Internet (www.dial-eng.spb.ru) un enrutador PCB sin rejilla FreeStyle Router para DOS y anunció la continuación del desarrollo de una suite CAD FreeStyle para Windows (el lanzamiento comercial está planificado para 2002). Si la versión DOS sólo enruta placas de circuito impreso de una o dos capas, la versión para Windows está diseñada para enrutar placas multicapa. Una característica distintiva de los productos FreeStyle Router es un número menor de vías en la PCB con una longitud total de conductores menor; además, la optimización de la colocación de los componentes se realiza durante el proceso de enrutamiento. La versión preliminar del diseño de PCB se puede preparar mediante CAD-CAD y transferir a FreeStyle Router mediante formato PDIF. La compra de FreeStyle Router para DOS (precio $950) da derecho a comprar FreeStyle Suite con un 50% de descuento. […]
  8. ^ Диал Инжиниринг (20 de febrero de 2002). Уникальный трассировщик размещен на сайте [Hay un enrutador único disponible en el sitio] (en ruso). Archivado desde el original el 26 de septiembre de 2017 . Consultado el 26 de septiembre de 2017 .
  9. ^ Enrutador FreeStyle - топологический трассировщик (en ruso). 2003-09-30. Archivado desde el original el 26 de septiembre de 2017 . Consultado el 26 de septiembre de 2017 .[2]
  10. ^ abc "Noticias". ElekTrade. 26 de septiembre de 2003. Archivado desde el original el 5 de diciembre de 2003. […] Hoy, los desarrolladores del popular programa de rutas automáticas domésticas FreeStyleRoute anunciaron la finalización del desarrollo de su versión DOS. En su lugar aparecerá una versión de 32 bits del programa para Windows, llamada TopoR (TOPOlogical Router). Los siguientes cambios se han realizado en la versión de TopoR 1.03 en comparación con FSR 1.6 […]
  11. ^ "Descarga de software". FreeStyleTeam . 2007. Archivado desde el original el 13 de noviembre de 2007. FreeStyleRoute V1.6 Enrutador de PCB topológico para DOS. Freeware. 1,15 MB (1210820 bytes) 1.6 01.11.2003[3]
  12. ^ "FreeStyleRoute V1.6 Topological PCB router - Installation Guide". FreeStyleTeam . 2007. Archivado desde el original el 2007-11-16. El programa FreeStyleRoute (FSR) consta de un router de PCB de dos capas sin rejilla de alta eficiencia SpeedWay y el editor FreeStyle . El editor también se puede aplicar de forma independiente para correcciones de placas enrutadas. Alcanza la calidad de enrutamiento y densidad de colocación, comparable o superior a la alta calidad del enrutamiento manual. Como resultado, tenemos cables lisos, sin roturas. Los algoritmos utilizados en el diseño, permiten colocar cualquier número de conductores entre los pines de los componentes. Compatible con P-CAD , mediante archivos PDF . Versión para DOS . Freeware. Actualmente el programa no es compatible.
  13. ^ Система топологической трассировки печатных плат TopoR ver 1.0 - Руководство пользователя [Sistema de enrutamiento topológico TopoR 1.0 - Manual de usuario ] (PDF) (en ruso). San Petersburgo, Rusia. 2003. Archivado desde el original (PDF) el 16 de enero de 2005.{{cite book}}: Mantenimiento de CS1: falta la ubicación del editor ( enlace )
  14. ^ ab "Contactos". FreeStyleTeam . Archivado desde el original el 13 de noviembre de 2007.
  15. ^ "Acerca del grupo". FreeStyleTeam . 2007. Archivado desde el original el 13 de noviembre de 2007.
  16. ^ ЭлекТрейд (17 de enero de 2006). Готовится к выходу новая версия трассировщика TopoR 3.0 [Preparándose para el lanzamiento de una nueva versión del enrutador TopoR 3.0] (en ruso). Archivado desde el original el 26 de septiembre de 2017 . Consultado el 26 de septiembre de 2017 .
  17. ^ "EDA Expert" (PDF) . Chip-News (RU) (en ruso). 106 (3): 65–66. 2006. Archivado (PDF) desde el original el 26 de septiembre de 2017. Consultado el 26 de septiembre de 2017 .
  18. ^ "Historial de versiones". Eremex, Ltd. 2009. Archivado desde el original el 6 de marzo de 2009.
  19. ^ Латышев, П. Н. (2011), Catálogo SAPP 2011—2012 Programas y programas[ Catálogo CAD 2011-2012 Programas y fabricantes ] (en ruso), Moscú: Солон-Пресс, p. 600
  20. ^ "Historial de versiones de TopoR: novedades de la versión 6.2 de TopoR". Eremex . 2017-09-24. Archivado desde el original el 2017-09-24 . Consultado el 2017-09-24 .(NB. Incluye una lista de nuevas características desde TopoR 3.0. TopoR 5.4.14203 (2012-12-21) introdujo soporte para EAGLE : "El formato de texto simple Eagle BRD ahora es compatible. Este formato es utilizado por archivos creados en el sistema Eagle 6.0". Mejorado en TopoR 5.4.14362 (2013-07-02): "Durante la importación de archivos Eagle BRD: en algunos casos se ignoró el ángulo de rotación de los pads, en algunos casos el tamaño de los pads de las vías se asignó incorrectamente, a veces los cables en las capas internas desaparecían".)
  21. ^ Uvarov [Уваров], COMO [А. С.] (2006). Проектирование печатных PLат: Programa de 8 luces[ Diseño de PCB: Los 8 mejores programas ] (en ruso). ДМК Пресс [Prensa DMK]. ISBN 5-94074-089-8.
  22. ^ Карабран, В. M.; Зырин, И. Д. (2013). Métodos de configuración parasitaria de los métodos de producción[Métodos para reducir la conexión parásita entre conductores] (en ruso) (3). ТЭМС (TEMS): 68–77. {{cite journal}}: Requiere citar revista |journal=( ayuda )
  23. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (2008). Проблемы трассировки печатных PLат с BGA-компонентами [Problemas de enrutamiento de PCB con componentes BGA] (PDF) . Chip-News (en ruso). 2008 (5).
  24. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (febrero de 2009). "Problema en el enrutamiento de Leiterplatten con componentes BGA". Produktion von Leiterplatten und Systemen (en alemán). 2009 (2). Editorial Leuze: 263–270.
  25. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (noviembre de 2009). "Problemas en el enrutamiento de PCB con componentes BGA". Tecnología a bordo . 2009 (11): 12-15. Archivado desde el original el 26 de abril de 2012.
  26. ^ Полубасов [Polubasov], Олег Борисович [Oleg B.] (2001) [19 de octubre de 2000]. "Глобальная minимизация количества межслой-ных переходов" [Minimización global del número de uniones entre capas]. Tecnología y construcción de aparatos electrónicos (TKEA) (en ruso). 2001 (2). НИИ "Звезда", San Petersburgo, Rusia. УДК 681.14. Archivado desde el original el 24 de septiembre de 2017 . Consultado el 24 de septiembre de 2017 .[4]
  27. ^ ab Blake, Anthony (7 de julio de 2009) [2008]. "Topological Autorouter - Introduction". Archivado desde el original el 27 de febrero de 2011.
  28. ^ Dayan, Tal (junio de 1997). Enrutador topológico basado en banda elástica (PDF) (tesis doctoral). Universidad de California Santa Cruz . S2CID  107646249. Archivado desde el original (PDF) el 18 de julio de 2017. Consultado el 25 de septiembre de 2017 a través de Semantic Scholar.

Lectura adicional

Inglés
ruso
Alemán

Enlaces externos