La recuperación de los códigos de operación de instrucciones de la memoria del programa con mucha antelación se conoce como captación previa y se realiza mediante el uso de una cola de entrada de captación previa (PIQ). Las instrucciones precargadas se almacenan en una cola . La obtención de códigos de operación con mucha antelación, antes de que sea necesario ejecutarlos, aumenta la eficiencia general del procesador y aumenta su velocidad. El procesador ya no tiene que esperar a que se completen las operaciones de acceso a la memoria para que se complete el código de operación de instrucción posterior. Esta arquitectura se utilizó de manera destacada en el microprocesador Intel 8086 .
Pipelining pasó a la vanguardia del diseño de arquitectura informática durante la década de 1960 debido a la necesidad de una informática más rápida y eficiente. Pipelining es el concepto más amplio y la mayoría de los procesadores modernos cargan sus instrucciones algunos ciclos de reloj antes de ejecutarlas. Esto se logra cargando previamente el código de máquina desde la memoria en una cola de entrada de captación previa .
Este comportamiento [ se necesita aclaración ] solo se aplica a las computadoras von Neumann (es decir, no a las computadoras con arquitectura Harvard ) que pueden ejecutar código automodificable y tener algún tipo de canalización de instrucciones . Casi todos los ordenadores modernos de alto rendimiento cumplen estos tres requisitos. [1]
Normalmente, el comportamiento de captación previa del PIQ es invisible para el modelo de programación de la CPU. Sin embargo, hay algunas circunstancias en las que el comportamiento de PIQ es visible y el programador debe tenerlo en cuenta.
Cuando un procesador x86 cambia de modo real a modo protegido y viceversa, se debe vaciar el PIQ o, de lo contrario, la CPU continuará traduciendo el código de máquina como si estuviera escrito en su último modo. Si el PIQ no se vacía, el procesador podría traducir sus códigos incorrectamente y generar una excepción de instrucción no válida .
Al ejecutar código de modificación automática , un cambio en el código del procesador inmediatamente delante de la ubicación de ejecución actual podría no cambiar la forma en que el procesador interpreta el código, ya que ya está cargado en su PIQ. Simplemente ejecuta su copia antigua ya cargada en el PIQ en lugar de la versión nueva y alterada del código en su RAM y/o caché .
Este comportamiento del PIQ se puede utilizar para determinar si el código se ejecuta dentro de un emulador o directamente en el hardware de una CPU real. [ cita necesaria ] La mayoría de los emuladores probablemente nunca simularán este comportamiento. Si el tamaño del PIQ es cero (los cambios en el código siempre afectan el estado del procesador inmediatamente), se puede deducir que el código se está ejecutando en un emulador o el procesador invalida el PIQ al escribir en direcciones cargadas en el PIQ. .
Fue AK Erlang (1878-1929) quien concibió por primera vez una cola como solución a la congestión del tráfico telefónico. Se proponen diferentes modelos de colas para simular aproximadamente los sistemas de colas en tiempo real para que puedan analizarse matemáticamente para diferentes especificaciones de rendimiento.
Los modelos de colas se pueden representar utilizando la notación de Kendall :
dónde:
Generalmente, en aplicaciones como la cola de entrada de captación previa, el modelo M/M/1 se usa popularmente debido al uso limitado de las funciones de la cola. En este modelo basado en microprocesadores, el usuario asume el papel de unidad de ejecución y el servidor es la unidad de interfaz del bus.
El procesador ejecuta un programa recuperando las instrucciones de la memoria y ejecutándolas. Por lo general, la velocidad de ejecución del procesador es mucho más rápida que la velocidad de acceso a la memoria. La cola de instrucciones se utiliza para buscar previamente las siguientes instrucciones en un búfer separado mientras el procesador ejecuta la instrucción actual.
Con una canalización de cuatro etapas , la velocidad a la que se ejecutan las instrucciones puede ser hasta cuatro veces mayor que la de la ejecución secuencial. [5]
El procesador suele tener dos unidades separadas para buscar las instrucciones y para ejecutarlas. [6] [7]
La implementación de una arquitectura de tubería sólo es posible si la unidad de interfaz de bus y la unidad de ejecución son independientes. Mientras la unidad de ejecución decodifica o ejecuta una instrucción que no requiere el uso de los buses de datos y direcciones , la unidad de interfaz de bus recupera códigos de operación de instrucciones de la memoria.
Este proceso es mucho más rápido que enviar una dirección, leer el código de operación y luego decodificarlo y ejecutarlo. Obtener la siguiente instrucción mientras se decodifica o ejecuta la instrucción actual se denomina canalización. [8]
El procesador 8086 tiene una canalización de instrucciones de captación previa de seis bytes, mientras que el 8088 tiene una captación previa de cuatro bytes. Mientras la unidad de ejecución ejecuta la instrucción actual, la unidad de interfaz de bus lee hasta seis (o cuatro) bytes de códigos de operación por adelantado de la memoria. La longitud de las colas se eligió en base a estudios de simulación. [9]
Se encuentra una excepción cuando la unidad de ejecución encuentra una instrucción de bifurcación , es decir, una instrucción de salto o de llamada. En este caso, se debe volcar toda la cola y se deben recuperar de la memoria los contenidos señalados por el puntero de instrucción.
Los procesadores que implementan el algoritmo de captación previa de la cola de instrucciones son bastante avanzados técnicamente. La complejidad del nivel de diseño de la CPU de estos procesadores es mucho mayor que la de los procesadores normales. Esto se debe principalmente a la necesidad de implementar dos unidades separadas, BIU y EU , que operen por separado.
A medida que aumenta la complejidad de estos chips, también aumenta el coste. Estos procesadores son relativamente más costosos que sus homólogos sin la cola de entrada de captación previa.
Sin embargo, estas desventajas se ven compensadas en gran medida por la mejora en el tiempo de ejecución del procesador. Después de la introducción de la cola de instrucciones de captación previa en el procesador 8086, todos los procesadores sucesivos han incorporado esta característica.
code_starts_here: mov bx , adelante mov palabra ptr cs :[ bx ], 9090h adelante: jmp cerca de_the_end ; Algún otro código hasta el final: Este programa de modificación automática sobrescribirá el jmp to_the_end con dos NOP (que está codificado como 0x9090 ). El salto jmp cerca de to_the_end se ensambla en dos bytes de código de máquina, por lo que los dos NOP simplemente sobrescribirán este salto y nada más. (Es decir, el salto se reemplaza con un código de no hacer nada).
Debido a que el código de máquina del salto ya se lee en el PIQ y probablemente también lo ejecuta el procesador ( los procesadores superescalares ejecutan varias instrucciones a la vez, pero "fingen" que no lo hacen debido a la necesidad de compatibilidad con versiones anteriores ), el cambio de código no tendrá ningún cambio en el flujo de ejecución.
Este es un ejemplo de NASM ( sintaxis automodificante x86 ), algoritmo en lenguaje ensamblador que determina el tamaño del PIQ:
code_starts_here: xor bx , bx ; registro cero bx xor ax , ax ; hacha de registro cero mov dx , cs mov [ segmento_código ], dx ; "calcular" codeseg en el salto lejano a continuación (edx aquí también) alrededor: cmp hacha , 1 ; compruebe si ax ha sido alterado je found_size ; 0x90 = código de operación "nop" (SIN operación) mov byte [ nop_field + bx ], 0x90 inc bx base de datos 0xEA ; 0xEA = código de operación "salto lejano" dw Flush_queue ; debe ir seguido de offset (rm = "dw", pm = "dd") code_segment: dw 0 ; y luego el segmento de código (calculado arriba) flux_queue: ; 0x40 = código de operación "inc ax" (INCrease ax) mov byte [ nop_field + bx ], 0x40 nop_field: multiplicado por 256 nop jmp alrededor de found_size :; ; el registro bx ahora contiene el tamaño del PIQ ; este código es para [[modo real]] y [[modo protegido de 16 bits]], pero podría cambiarse fácilmente a ; ejecutándose para [[modo protegido de 32 bits]] también. simplemente cambie el "dw" por ; el desplazamiento a "dd". También necesitas cambiar dx a edx en la parte superior como ; Bueno. (dw y dx = direccionamiento de 16 bits, dd y edx = direccionamiento de 32 bits) ; Lo que hace este código es básicamente cambiar el flujo de ejecución y determinar por fuerza bruta qué tan grande es el PIQ. "¿A qué distancia tengo que cambiar el código que tengo delante para que me afecte?" Si está demasiado cerca (ya está en el PIQ) la actualización no tendrá ningún efecto. Si está lo suficientemente lejos, el cambio del código afectará al programa y el programa habrá encontrado el tamaño del PIQ del procesador. Si este código se ejecuta en un sistema operativo multitarea, el cambio de contexto puede generar un valor incorrecto.