Challenge , cuyo nombre en código es Eveready (modelos de sobremesa) y Terminator ( modelos de montaje en bastidor), es una familia de servidores y supercomputadoras desarrolladas y fabricadas por Silicon Graphics a principios y mediados de los años 1990 que sucedieron a los sistemas Power Series anteriores (que no deben confundirse con IBM Power Systems ). Posteriormente, en 1996, Challenge fue reemplazada por Origin 200 y Origin 2000 basados en NUMAlink .
Existen tres modelos distintivos del Challenge. El primer modelo, conocido simplemente como "Challenge", utilizaba el procesador R4400 de 64 bits . Con la introducción del R8000 , el Challenge se actualizó para admitir más procesadores y memoria, además de ofrecer compatibilidad con este nuevo procesador. Estos sistemas se conocen como "POWER Challenge". Durante los últimos años de vida útil de la arquitectura Challenge, la línea se actualizó para admitir microprocesadores R10000 . Los sistemas Challenge más antiguos que utilizaban el R10000 se conocían como "Challenge 10000", mientras que los sistemas POWER Challenge más nuevos que utilizaban el R10000 se conocían como "POWER Challenge 10000".
Los modelos con el sufijo "GR" (de "Graphics Ready") podían admitir los subsistemas gráficos RealityEngine e InfiniteReality . Los modelos estándar eran servidores o supercomputadoras sin compatibilidad con gráficos.
El POWER Challenge fue anunciado el 28 de enero de 1993 [1] y estaba destinado a competir contra empresas de supercomputadoras como Cray Research . [1] En el momento de su anuncio, Silicon Graphics afirmó que el POWER Challenge tendría el mismo nivel de rendimiento que el Cray Y-MP de Cray con un solo microprocesador. [1] El nuevo modelo se presentó a mediados de 1994 y utilizó el chipset del microprocesador MIPS R8000 , que consistía en el microprocesador R8000 y la unidad de punto flotante R8010 acompañados de una caché de "transmisión" y sus controladores asociados. Gran parte del rendimiento del POWER Challenge dependía del R8000, un microprocesador destinado a lograr un rendimiento de supercomputación y diseñado para aplicaciones científicas de punto flotante . [2] Como resultado, el R8000 tenía características como instrucciones de multiplicación-suma fusionadas y una caché de gran tamaño. [2]
En 1995, Silicon Graphics actualizó el POWER Challenge con microprocesadores R8000 con velocidad de reloj de 90 MHz, lo que permitió que el sistema escalara hasta 6,48 GFLOPS, una mejora de 1 GFLOPS respecto del microprocesador R8000 anterior con velocidad de reloj de 75 MHz.
.jpg/1280px-SGI_Power_Challenge_10000_L_(1).jpg)
El término POWER Challenge 10000 hacía referencia a los sistemas basados en el POWER Challenge que utilizaban el microprocesador R10000 . Estos modelos se introdujeron en enero de 1996, como sucesores del Challenge basado en el R4400 y del POWER Challenge basado en el R8000, aunque estos sistemas coexistieron con el POWER Challenge 10000 durante algún tiempo. Para dar soporte a los nuevos R10000, se introdujo una nueva placa de CPU, la "IP25". La nueva placa de CPU, al igual que la placa de CPU IP19 anterior, admite uno, dos o cuatro procesadores y sus cachés secundarios asociados.
CHALLENGEarray y POWER CHALLENGEarray son un clúster de servidores Challenge o POWER Challenge respectivamente. CHALLENGEarray admite de 2 a 288 procesadores R10000 , mientras que POWER CHALLENGEarray admite de 2 a 144 procesadores R8000 y hasta 128 GB de memoria. POWER CHALLENGEarray se presentó el 15 de noviembre de 1994.
Otros sistemas de Silicon Graphics que utilizaban la marca "Challenge" eran el Challenge M y el Challenge S. Estos sistemas eran estaciones de trabajo Silicon Graphics Indigo2 e Indy reempaquetadas que no estaban configuradas con el hardware gráfico que las hacía útiles como estaciones de trabajo. Estos sistemas eran Challenges solo de nombre y no tenían similitud arquitectónica con los Challenges multiprocesadores, aunque tenían carcasas con el mismo tono azul que los Challenges propiamente dichos. Se les puso esa marca para que los sistemas se comercializaran como parte de la familia de servidores Challenge, posicionados como servidores de nivel básico.
El gabinete de escritorio es predominantemente negro con una franja azul vertical en el lado derecho. El gabinete de montaje en bastidor es negro, pero el frente es azul con una franja negra horizontal en el medio donde está montada la pantalla del controlador del sistema. Los sistemas de escritorio tienen un ancho de 54 cm (21 pulgadas), una altura de 65 cm (26 pulgadas), una profundidad de 74 cm (29 pulgadas) y pesan un mínimo de 89 kg (195 libras). [3] Los sistemas de montaje en bastidor tienen un ancho de 69 cm (27 pulgadas), una altura de 159 cm (62,3 pulgadas), una profundidad de 122 cm (48 pulgadas) y pesan un máximo de 544 kg (1200 libras). [4]
Los sistemas de montaje en rack tienen una fuente de alimentación de 1.900 vatios.
El Challenge es un ordenador multiprocesador con memoria compartida . El sistema se basa en nodos, que se implementan como placas que se conectan a un plano medio que contiene ranuras Ebus y el bus "Ebus" POWERpath-2, un bus de sistema que los nodos utilizan para comunicarse con otros nodos. El bus POWERpath-2 consta de una ruta de 256 bits para datos y una ruta de 40 bits para direccionamiento con una velocidad de reloj de 47,6 MHz (ciclo de 21 nanosegundos), lo que proporciona 1,2 GB/s de ancho de banda sostenido.
La placa base de los modelos DM y L contiene cinco ranuras Ebus que pueden admitir una combinación de tres CPU, una memoria o dos placas de interfaz POWERchannel-2. La placa base también contiene cinco ranuras de expansión VME .
El plano medio de los modelos XL contiene quince ranuras Ebus que pueden admitir una combinación de nueve CPU, ocho memorias o cinco placas de interfaz POWERchannel-2. El plano medio también contiene seis ranuras de expansión VME y tres ranuras para placas de alimentación.
El desafío utiliza un conjunto de placas conocido como el conjunto de placas POWERpath-2, cuyo nombre en código es "Everest". Las placas que componen este conjunto de placas son las placas de CPU IP19, IP21, IP25, la placa de memoria MC3 y la placa de interfaz IO4 POWERchannel-2.
La placa de CPU contiene los microprocesadores. Hay tres modelos de placas de CPU: IP19, IP21 e IP25. La IP19 se puede configurar con dos o cuatro microprocesadores R4400. También contiene cinco ASIC de interfaz de CPU, cuatro para implementar la ruta de datos y uno para implementar la ruta de direcciones. Estos ASIC contienen un promedio de 80.000 puertas cada uno. [5] La IP21 admite el microprocesador R8000 y se puede configurar con uno o dos de estos microprocesadores. La IP25 admite uno, dos o cuatro microprocesadores R10000.
La memoria la proporciona la placa de memoria MC3, que contiene treinta y dos ranuras para módulos de memoria en línea (SIMM) y dos controladores de hoja. Se admiten SIMM con código de corrección de errores (ECC) de modo de página rápida (FPM ) con capacidades de 16 MB (conocidos como SIMM de "alta densidad") y 64 MB (conocidos como SIMM de "superdensidad"), lo que permite a la placa proporcionar de 64 MB a 2 GB de memoria. Los SIMM se instalan en grupos de cuatro.
La memoria está organizada en ocho bancos, cuatro de los cuales forman una hoja . La memoria puede intercalarse si hay dos o más hojas presentes en el sistema. El bus de memoria tiene un ancho de 576 bits, con una ruta de 512 bits para los datos y una ruta de 64 bits para ECC. La memoria está controlada por los dos controladores de hoja. Cada controlador de hoja gestiona cuatro bancos de memoria y la mitad de una transacción de memoria. Por lo tanto, está conectado a 256 bits del bus de memoria y a 128 bits del bus POWERpath-2. [6]
Las transacciones de memoria tienen un ancho de 128 bytes, el mismo ancho que la línea de caché de los microprocesadores MIPS utilizados. Una lectura de memoria se completa en dos ciclos del reloj de memoria y los controladores de hoja la almacenan en un búfer antes de colocarla en un bus POWERpath-2 en cuatro ciclos del reloj del bus POWERpath-2. [6]
Los SIMM están protegidos por ECC, y la implementación de ECC puede corregir errores de un solo bit y detectar errores de doble bit. Los SIMM también contienen circuitos de autoprueba integrados, que prueban el SIMM durante el encendido o el reinicio y alertan al firmware, que desactiva el banco o los bancos de memoria que contienen SIMM defectuosos, si se detectan fallas. [6]
