Apollo VP3 (alias ETEQ 6628 ) es un chipset para Socket 7 basado en x86 que fue fabricado por VIA Technologies [1] [2] [3] [4] y fue lanzado en 1997. En su momento, Apollo VP3 era un chipset de alto rendimiento, rentable y energéticamente eficiente . Ofrecía soporte AGP para procesadores Socket 7, que no era compatible en ese momento con los chipsets Intel , SiS y ALi . En noviembre de 1997, FIC lanzó la placa base PA-2012, que usa Apollo VP3 y tiene bus AGP . Esta fue la primera placa base para Socket 7 que admitía AGP. [5]
Apollo VP3 admite CPU de 32 bits con Socket 7, como Pentium , Pentium MMX , AMD K5 , AMD K6 , Cyrix 6x86 , WinChip C2 y C6 . Utiliza el chip controlador de puente norte VT82C597 (o VT82C597AT para placas base Baby AT y ATX) y el chip de puente sur VT82C586B compatible con AC97 con sistema de gestión de energía ACPI . VP3 tiene un bus de memoria de 64 bits ; PCI de 32 bits a 33 MHz ; AGP 2X de 32 bits a 66 MHz con direccionamiento de banda lateral , señalización de 133 MHz y capacidad de transferencia de hasta 533 MB/s. Utiliza un comparador TAG integrado de 10 bits y admite hasta 2 MB de SRAM ( memoria caché ) síncrona de ráfaga segmentada y hasta 1 GB de memoria RAM ECC en caché . El controlador de memoria admite hasta 8 páginas de memoria (bancos) , modo de intercalación , direcciones flexibles de filas y columnas, escritura simultánea de DRAM, capacidad de lectura y escritura simultáneas, operaciones de lectura y escritura en ráfagas, etc. (para obtener más detalles, consulte [1] ). Oficialmente, las velocidades admitidas del bus de memoria son 50, 60 y 66 MHz, pero las numerosas placas base implementadas con VP3 también tienen capacidad de velocidad de bus de 75 e incluso 83 MHz [6] .
El puente norte VT82C597 admite hasta seis bancos de memoria DRAM o DIMM de hasta 1 GB de tamaño total. El controlador de memoria admite DRAM de modo de página rápida (FPM) estándar, EDO-DRAM, DRAM síncrona (SDRAM) y también SDRAM-II con doble velocidad de datos (DDR) en una configuración mixta flexible. La interfaz de DRAM síncrona permite una ráfaga de estado de espera cero entre la DRAM y los búferes de datos a 66 MHz. Los seis bancos de memoria DRAM se pueden utilizar en una mezcla arbitraria de módulos DRAM o DIMM de 1 MB/2 MB/4 MB/8 MB/16 MBxN. El controlador de memoria tiene una interfaz de 3,3 V (tolerancia de 5 V).
VT82C586B incluye interfaces UDMA -33 EIDE , USB , teclado / PS2 -Mouse y RTC en chip más 256 KB CMOS .
Anandtech describió a Apollo VP3 como una combinación de los chipsets VIA Apollo VP2 e Intel 440LX. [2] Apollo VP3 fue reemplazado poco tiempo después por el chipset VIA Apollo MVP3, que ofrece una capacidad de bus de memoria de 100 MHz más rápida y un bus de memoria asíncrono, pero admite una cantidad algo menor de área de memoria en caché y DRAM del sistema (solo cuatro bancos de memoria). La falta de compatibilidad con el bus de 100 MHz, que era necesario para los procesadores Super Socket 7 más nuevos de AMD , Cyrix , etc., empujó a VIA a abandonar la producción de VP3.
La mayoría de las placas base basadas en el chipset Apollo VP3 se implementaron con 512 KB de memoria caché L2, con un solo chip TAG-RAM de 32 KB y 2 (raramente 3) ranuras DIMM de 168 pines más 2 (raramente 4) ranuras SIMM de 72 pines, con ranura AGP, 2-4 ranuras PCI, 2-3 ranuras ISA . Algunos extremos son FIC PA-2012 y Shuttle HOT-595 que tienen 1024 KB (algunas tienen 512 KB) de memoria caché L2 y tienen tres ranuras DIMM de 168 pines (1 AGP, 4 PCI, 2 ISA). Tyan Trinity ATX S1592S tiene tres ranuras DIMM de 168 pines más cuatro ranuras SO-DIMM de 72 pines (1 AGP, 4 PCI, 3 ISA).
El chipset Apollo VP3 fue vendido por Soyo también bajo el nombre de chipset ETEQ 6628. [7]
{{cite web}}: CS1 maint: copia archivada como título ( enlace )