La familia AMD 10h , o K10 , es una microarquitectura de microprocesador de AMD basada en la microarquitectura K8. [1] Los primeros productos Opteron de tercera generación para servidores se lanzaron el 10 de septiembre de 2007, seguidos por los procesadores Phenom para computadoras de escritorio, que se lanzaron el 11 de noviembre de 2007 como sucesores inmediatos de la serie de procesadores K8 ( Athlon 64 , Opteron , Semprón de 64 bits ).
Nomenclatura
Parece que AMD no ha utilizado la nomenclatura K (que originalmente significaba "Kryptonita" en el procesador K5 [2] ) desde el momento posterior al uso del nombre en clave K8 para la familia de procesadores AMD K8 o Athlon 64 , ya que no hay K- La convención de nomenclatura de nomenclatura más allá de K8 apareció en documentos oficiales de AMD y comunicados de prensa después de principios de 2005.
El nombre " K8L " fue acuñado por primera vez por Charlie Demerjian en 2005, en ese momento escritor de The Inquirer , [3] y fue utilizado por la comunidad de TI en general como una taquigrafía conveniente [4] mientras que, según los documentos oficiales de AMD, el procesador La familia se denominó "Tecnología de procesador AMD de próxima generación". [5]
La microarquitectura también se ha denominado Estrellas , ya que los nombres en clave de la línea de procesadores de escritorio se denominaban estrellas o constelaciones (los modelos iniciales de Phenom tenían el nombre en clave Agena y Toliman ).
En una entrevista en vídeo, [6] Giuseppe Amato confirmó que el nombre en clave es K10 .
El propio The Inquirer reveló que el nombre en clave " K8L " se refería a una versión de bajo consumo de la familia K8, más tarde llamada Turion 64 , y que K10 era el nombre en clave oficial de la microarquitectura. [4]
AMD se refiere a él como Procesadores de la Familia 10h , ya que es el sucesor de los Procesadores de la Familia 0Fh (nombre en clave K8). 10h y 0Fh se refieren al resultado principal de la instrucción del procesador CPUID x86 . En la numeración hexadecimal , 0Fh (h representa la numeración hexadecimal) es igual al número decimal 15 y 10h es igual al 16 decimal. (La forma "K10h" que aparece a veces es un híbrido inadecuado del código "K" y el número de identificador de familia).
Calendario de lanzamiento y entrega
Línea de tiempo
Información histórica
En 2003, AMD describió las características para las próximas generaciones de microprocesadores después de la familia de procesadores K8 en varios eventos y reuniones de analistas, incluido el Microprocessor Forum 2003. [7] Las características descritas que implementarán los microprocesadores de próxima generación son las siguientes:
En junio de 2006, el vicepresidente ejecutivo de AMD, Henri Richard, en una entrevista con DigiTimes, comentó sobre los próximos desarrollos de procesadores:
P: ¿Cuál es su perspectiva general sobre el desarrollo de la tecnología de procesadores AMD durante los próximos tres o cuatro años?
R: Bueno, como comentó Dirk Meyer en nuestra reunión de analistas, no nos quedamos quietos. Hemos hablado de la actualización de la arquitectura K8 actual que llegará en 2007, con mejoras significativas en muchas áreas diferentes del procesador, incluido el rendimiento de números enteros, el rendimiento de punto flotante, el ancho de banda de la memoria, las interconexiones, etc.
— Vicepresidente ejecutivo de AMD, Henri Richard, Fuente: Entrevista de DigiTimes con Henri Richard [8]
Demostraciones en vivo
El 30 de noviembre de 2006, AMD demostró en vivo el chip nativo de cuatro núcleos conocido como "Barcelona" por primera vez en público, [9] mientras ejecutaba Windows Server 2003 Edición de 64 bits. AMD afirma un aumento del 70% en el rendimiento en cargas del mundo real y un mejor rendimiento que el procesador Intel Xeon 5355 con nombre en código Clovertown . [10]
El 24 de enero de 2007, el vicepresidente ejecutivo de AMD, Randy Allen, afirmó que en pruebas en vivo, con respecto a una amplia variedad de cargas de trabajo, "Barcelona" pudo demostrar una ventaja de rendimiento del 40% sobre el procesador dual comparable Intel Xeon con nombre en código Clovertown (2P ) procesadores de cuatro núcleos. [11] El rendimiento esperado de punto flotante por núcleo sería aproximadamente 1,8 veces mayor que el de la familia K8, a la misma velocidad de reloj. [12]
El 10 de mayo de 2007, AMD celebró un evento privado en el que demostró los próximos procesadores con nombre en código Agena FX y conjuntos de chips, y un sistema demostrado fue la plataforma AMD Quad FX con una tarjeta gráfica Radeon HD 2900 XT en el próximo conjunto de chips RD790 . El sistema también se demostró en tiempo real convirtiendo un clip de vídeo de 720p a otro formato no revelado mientras los 8 núcleos se maximizaban al 100% para otras tareas. [13]
Microarquitectura hermana
En el día del analista de diciembre de 2006, el vicepresidente ejecutivo Marty Seyer anunció un nuevo núcleo móvil con nombre en código Griffin lanzado en 2008 con tecnologías de optimización de energía heredadas de la microarquitectura K10, pero basado en un diseño K8.
error TLB
En noviembre de 2007, AMD detuvo la entrega de procesadores Barcelona después de que se descubriera un error en el búfer de traducción (TLB) del paso B2 que rara vez podía conducir a una condición de carrera y, por lo tanto, a un bloqueo del sistema. [14] Un parche en BIOS o software solucionó el error al deshabilitar el caché para las tablas de páginas, pero estaba relacionado con una penalización de rendimiento del 5 al 20%. Se publicaron parches del kernel para Linux que evitarían casi por completo esta penalización . En abril de 2008, AMD lanzó al mercado la nueva versión B3, que incluía una solución para el error y otras mejoras menores. [15]
Características
Tecnología de fabricación
AMD ha presentado los microprocesadores fabricados con un ancho de banda de 65 nm utilizando la tecnología Silicon-on-insulator (SOI) , ya que el lanzamiento del K10 coincide con la rampa de volumen de este proceso de fabricación. [dieciséis]
Estándares DRAM compatibles
Se sabía que la familia K8 era particularmente sensible a la latencia de la memoria, ya que su diseño gana rendimiento al minimizarlo mediante el uso de un controlador de memoria integrado (integrado en la CPU); el aumento de latencia en los módulos externos anula la utilidad de la función. La RAM DDR2 introduce cierta latencia adicional sobre la RAM DDR , ya que la DRAM está impulsada internamente por un reloj a un cuarto de la frecuencia de datos externos, a diferencia de la mitad de la de la DDR. Sin embargo, dado que la velocidad del reloj de comando en DDR2 se duplica en relación con DDR y se han introducido otras características que reducen la latencia (por ejemplo, latencia aditiva), las comparaciones comunes basadas únicamente en la latencia CAS no son suficientes. Por ejemplo, se sabe que los procesadores Socket AM2 demuestran un rendimiento similar usando DDR2 SDRAM que los procesadores Socket 939 que utilizan DDR-400 SDRAM. Los procesadores K10 admiten SDRAM DDR2 con clasificación hasta DDR2-1066 (1066 MHz). [17]
Mientras que algunos procesadores K10 de escritorio son AM2+ y solo admiten DDR2, un procesador AM3 K10 admite DDR2 y DDR3. Algunas placas base AM3 tienen ranuras DDR2 y DDR3 (esto no significa que se puedan instalar ambos tipos al mismo tiempo), pero la mayoría sólo tienen DDR3.
Los procesadores de escritorio Lynx solo admiten DDR3, ya que utilizan el zócalo FM1.
Características de la microarquitectura.
arquitectura k10K10 de un solo núcleo con descripción superpuesta, excluyendo la matriz de caché L2
Las características de la microarquitectura incluyen las siguientes: [18]
Factores de forma
Socket AM2+ con DDR2 para las series Phenom y Athlon 7000 de 65 nm
Zócalo AM3 con DDR2 o DDR3 para Semprons y las series Phenom II y Athlon II de 45 nm. También se pueden utilizar en placas base AM3+ con DDR3. Tenga en cuenta que, si bien todos los procesadores K10 Phenom son compatibles con versiones anteriores de Socket AM2+ y Socket AM2 , algunos procesadores Phenom II de 45 nm solo están disponibles para Socket AM2+. Los procesadores Lynx no utilizan ni AM2+ ni AM3.
Socket F con procesadores DDR2, DDR3 con Shanghai y posteriores Opteron
Adiciones y extensiones del conjunto de instrucciones
Nuevas instrucciones de manipulación de bits ABM : recuento de ceros iniciales (LZCNT) y recuento de población (POPCNT)
Nuevas instrucciones SSE denominadas SSE4a : instrucciones combinadas de cambio de máscara (EXTRQ/INSERTQ) e instrucciones de almacenamiento de transmisión escalar (MOVNTSD/MOVNTSS). Estas instrucciones no se encuentran en SSE4 de Intel.
Soporte para instrucciones de operación de carga SSE no alineadas (que anteriormente requerían una alineación de 16 bytes) [19]
Mejoras en el proceso de ejecución
Unidades SSE de 128 bits de ancho
Interfaz de caché de datos L1 más amplia que permite dos cargas de 128 bits por ciclo (a diferencia de dos cargas de 64 bits por ciclo con K8)
Latencia de división entera más baja
Predictor de rama indirecta de 512 entradas y una pila de retorno más grande (tamaño duplicado desde K8) y buffer de destino de rama
Optimizador de pila de banda lateral, dedicado a realizar incrementos/disminuciones del puntero de pila de registros
Instrucciones CALL y RET-Imm de ruta rápida (anteriormente microcodificadas), así como MOV desde registros SIMD hasta registros de propósito general
Planos de energía divididos para el núcleo de la CPU y el controlador de memoria/puente norte para una administración de energía más efectiva, primero denominado Dynamic Independent Core Engagement o DICE por AMD y ahora conocido como Enhanced PowerNow. (también denominada Tecnología de núcleo dinámico independiente), que permite que los núcleos y el puente norte (controlador de memoria integrado) aumenten o reduzcan el consumo de energía de forma independiente. [20]
Cerrar partes de los circuitos en el núcleo cuando no están en carga, denominada tecnología "CoolCore".
Mejoras en el subsistema de memoria:
Mejoras en la latencia de acceso:
Soporte para reordenar cargas antes que otras cargas y tiendas
Reescritura en ráfaga almacenada en búfer en la RAM para reducir la contención
Cambios en la jerarquía de la memoria:
Precarga directamente en la caché L1 en lugar de la caché L2 con la familia K8
Caché de víctima L3 asociativo de 32 vías con un tamaño de al menos 2 MB, compartido entre núcleos de procesamiento en un solo chip (cada uno con 512 K de caché L2 exclusivo e independiente), con una política de reemplazo que tiene en cuenta el uso compartido.
Diseño de caché L3 extensible, con 6 MB previstos para el nodo de proceso de 45 nm , con los chips con nombre en código Shanghai .
Cambios en la gestión del espacio de direcciones:
Dos controladores de memoria independientes de 64 bits, cada uno con su propio espacio de direcciones físicas; esto brinda la oportunidad de utilizar mejor el ancho de banda disponible en caso de que se produzcan accesos aleatorios a la memoria en entornos con muchos subprocesos múltiples. Este enfoque contrasta con el diseño "intercalado" anterior, donde los dos canales de datos de 64 bits estaban vinculados a un único espacio de direcciones común.
Búfers de búsqueda etiquetados más grandes; soporte para entradas de páginas de 1 GB y un nuevo TLB de páginas de 2 MB y 128 entradas
Dos núcleos AMD K10. Algunos procesadores de la serie 5000 son cosechas de chips de Propus o Deneb; Todos los chips de la serie 5200 son cosechados, cada uno tiene dos núcleos desactivados [24]
Las APU de escritorio de primera generación basadas en la microarquitectura K10 se lanzaron en 2011 (algunos modelos no ofrecen capacidad gráfica, como Lynx Athlon II y Sempron X2).
Todos los modelos de las series A y E cuentan con gráficos integrados de clase Redwood ( BeaverCreek para las variantes de doble núcleo y WinterPark para las variantes de cuatro núcleos). Los modelos Sempron y Athlon excluyen los gráficos integrados. [32]
Soporte para hasta cuatro DIMM de hasta memoria DDR3 -1866
Algunos modelos admiten la tecnología Turbo Core para un funcionamiento más rápido de la CPU cuando la especificación térmica lo permite
Algunos modelos admiten la tecnología de gráficos híbridos para admitir una tarjeta gráfica discreta Radeon HD 6450, 6570 o 6670. Esto es similar a la tecnología Hybrid CrossFireX actual disponible en las series de chipsets AMD 700 y 800.
Dos o cuatro núcleos K10 actualizados con nombre en código Husky [ cita necesaria ] (K10.5 [ cita necesaria ] ) sin caché L3 y con gráficos integrados de clase Redwood en el chip ( WinterPark para las variantes de doble núcleo y BeaverCreek para las de cuatro núcleos variantes)
Existen dos generaciones de procesadores para servidores basados en K10: Opteron de 65 nm y 45 nm .
Sucesor
AMD descontinuó el desarrollo de CPU basadas en K10 después de Thuban, eligiendo centrarse en productos Fusion para computadoras de escritorio y portátiles convencionales y productos basados en Bulldozer para el mercado de rendimiento. Sin embargo, dentro de la familia de productos Fusion, las APU como los chips de las series A4, A6 y A8 de primera generación (APU Llano) continuaron usando núcleos de CPU derivados de K10 junto con un núcleo de gráficos Radeon. K10 y sus derivados fueron eliminados de producción mediante la introducción de APU basadas en Trinity en 2012, que reemplazaron los núcleos K10 en la APU con núcleos derivados de Bulldozer.
Derivadas familiares de 11h y 12h
Turion X2 Ultra Familia 11h
La microarquitectura de la Familia 11h era una mezcla de diseños K8 y K10 con menor consumo de energía para una computadora portátil que se comercializó como Turion X2 Ultra y luego fue reemplazada por diseños completamente basados en K10. [1]
Familia Fusión 12h
La microarquitectura Family 12h es un derivado del diseño K10: [37] [38]
Tanto la CPU como la GPU se reutilizaron para evitar complejidad y riesgo.
La integración física y de software diferenciada hace que las microarquitecturas Fusion (APU) sean diferentes
Dos nuevos buses para GPU integrada para acceder a la memoria (llamados interfaces Onion y Garlic)
AMD Fusion Compute Link (Onion): interfaces para el caché de la CPU y la memoria coherente del sistema (ver coherencia del caché )
Radeon Memory Bus (Garlic): interfaz dedicada no coherente conectada directamente a la memoria
Discusiones en los medios
Nota : Estas discusiones en los medios se enumeran en orden ascendente de fecha de publicación.
"AMD CTO habla sobre las futuras tecnologías de AMD". AnandTech. 2005-10-14.
"AMD describe los objetivos futuros (en su mayoría no específicos en este momento)". Informe técnico. 2005-10-17. Archivado desde el original el 30 de diciembre de 2006 . Consultado el 19 de agosto de 2006 .
"AMD busca Z-RAM para cachés densos". Noticias CNet. 2006-01-20.
"AMD licencia Z-RAM". Barra oblicua. 2006-01-21.
"El K8L de AMD duplicará las unidades FPU en 2007". Geek.com. 2006-02-24. Archivado desde el original el 12 de enero de 2016 . Consultado el 7 de junio de 2015 .
"Información preliminar de los chips Rev G. y H. AMD64". El investigador. 2006-03-03. Archivado desde el original el 12 de marzo de 2006.{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
"Entrevista con Henri Richard (Parte 2)". Digitimes. 2006-03-14.
"AMD demuestra la descarga del coprocesador de hardware". LinuxElectrones. 2006-03-20. Archivado desde el original el 21 de octubre de 2006.
"Implementación de FPGA mediante HTT coherente". El investigador. 2006-03-26. Archivado desde el original el 12 de enero de 2016.{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
"El núcleo K8L de 65 nm de AMD llegará al primer semestre de 2007". Hardware de registro. 2006-04-04. Archivado desde el original el 24 de mayo de 2007 . Consultado el 19 de abril de 2007 .
"Una actualización de AMD: Fab 36 comienza a enviarse, planificación para 65 nm y rendimiento AM2". AnandTech. 2006-04-04.
"Fab36 se convirtió sustancialmente a 65 nm a mediados de 2007". AnandTech. 2006-04-04.
"AMD muestra detalles del K8L". El investigador. 2006-05-16. Archivado desde el original el 14 de junio de 2006.{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
"Vista previa de K8L y 4x4 de AMD". Tecnología del mundo real. 2006-06-02.
"Tecnologías AMD K8L y 4X4". ArsTechnica. 2006-06-02.
"Detalles de AMD Quad-Core K8L y 4x4". Puro overclock. 2006-06-03. Archivado desde el original el 9 de febrero de 2012.
"Socket AM2 compatible con CPU AM3". Tecnología diaria. 2006-07-06. Archivado desde el original el 8 de junio de 2007.
"K8L según lo previsto, su lanzamiento está previsto para el primer trimestre de 2007". El investigador. 2006-07-11. Archivado desde el original el 6 de septiembre de 2007.{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
"Soporte de GNU binutils para las nuevas instrucciones K10". SourceWare.org. 2006-07-13.
"Los ejecutivos de AMD confirman que el K8L llegará a mediados de 2007". Laboratorios X-bit. 2006-07-21. Archivado desde el original el 26 de noviembre de 2006.
"AMD realizará una demostración de K8L antes de fin de año". moneycontrol.com. 2006-07-23. Archivado desde el original el 18 de agosto de 2007.
"AMD presenta nuevos Opterons y promete CPU de cuatro núcleos de 68 W". tgdaily.com. 2006-08-15. Archivado desde el original el 21 de agosto de 2006.
"AMD Opteron de próxima generación allana el camino para los cuatro núcleos". crn.com. 2006-08-15. Archivado desde el original el 6 de febrero de 2012 . Consultado el 19 de abril de 2007 .
"Vista previa de la microarquitectura de próxima generación de AMD: de K8 a K8L". Laboratorios X-bit. 2006-08-21. Archivado desde el original el 27 de agosto de 2006.
"AMD de cuatro núcleos: se desarrolló toda la historia". El investigador. 2006-09-16. Archivado desde el original el 19 de mayo de 2007.{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
"AMD reinventa el x86". Infomundo. 2007-02-07. Archivado desde el original el 7 de diciembre de 2008.
"Dentro de Barcelona: la próxima generación de AMD". Tecnología del mundo real. 2007-05-16.
^ ab "Lista de microarquitecturas de CPU AMD - LeonStudio". LeonStudio-CodeFun . 3 de agosto de 2014. Archivado desde el original el 26 de septiembre de 2020 . Consultado el 12 de septiembre de 2015 .
^ Hesseldahl, Arik (6 de julio de 2000). "Por qué mueren los nombres de códigos de chips geniales". forbes.com . Consultado el 14 de julio de 2007 .
^ "El informe del Inquirer". El Indagador . Archivado desde el original el 6 de septiembre de 2007.{{cite web}}: Mantenimiento CS1: URL no apta ( enlace )
^ ab Valich, Theo. "AMD explica el nombre inapropiado de K8L". El investigador. Archivado desde el original el 10 de febrero de 2007 . Consultado el 16 de marzo de 2007 .{{cite news}}: Mantenimiento CS1: URL no apta ( enlace )
^ Anuncio oficial de "Tecnología de procesador AMD de próxima generación"
^ Entrevista en vídeo de Giuseppe Amato (director técnico, ventas y marketing de AMD en EMEA) Archivado el 12 de julio de 2009 en archive.today en febrero de 2007
^ Diapositiva de presentación del Microprocesador Forum 2003
^ La visión de AMD para los próximos años: una entrevista con Henri Richard
^ "AMD demuestra sus chips de servidor de cuatro núcleos". CNET.com. 2006-11-30.
^ "AMD demuestra Barcelona; el primer Opteron nativo de cuatro núcleos verdadero". legitimreviews.com. 2006-11-30.
^ "AMD espera que Quad Core Barcelona supere a Clovertown en un 40%". dailytech.com. 2007-01-25. Archivado desde el original el 27 de febrero de 2007 . Consultado el 19 de abril de 2007 .
^ "Ve a 'Barcelona' en lugar de 'Cloverton'". CNET.com. 2007-01-23.
^ "Informe TGDaily". Archivado desde el original el 26 de septiembre de 2007 . Consultado el 11 de mayo de 2007 .
^ "Comprensión del error del procesador TLB de AMD". Tecnología diaria . Archivado el 18 de febrero de 2009 en Wayback Machine . 5 de diciembre de 2007
^ "Error TLB: en el pasado". Laboratorios Xbit . Archivado el 9 de febrero de 2009 en Wayback Machine . 26 de marzo de 2008
^ "Una actualización de AMD: Fab 36 comienza a enviarse, planificación para el proceso de 65 nm y rendimiento AM2". AnandTech. 2006-04-04.
^ "El Star de próxima generación de AMD admite DDR2-1066 y SSE4a". Hardware HKEPC . Consultado el 19 de marzo de 2007 .
^ Shimpi, Anand Lal. "Arquitectura de Barcelona: AMD al contraataque". AnandTech. Archivado desde el original el 19 de marzo de 2007 . Consultado el 18 de marzo de 2007 .
^ Caso, Loyd. "AMD presenta detalles del Quad-Core de Barcelona". Ziff Davis . Consultado el 18 de marzo de 2007 .[ enlace muerto ]
^ "Diapositivas sobre la tecnología del procesador AMD de próxima generación". DuroOCP. 2006-08-22.
^ "Guía para desarrolladores de BIOS y kernel (BKDG) para procesadores AMD de la familia 10h" (PDF) . pag. 24. Archivado desde el original (PDF) el 9 de junio de 2011 . Consultado el 29 de mayo de 2010 . El espacio de direcciones físicas aumentó a 48 bits.
^ "Guía para desarrolladores de BIOS y kernel (BKDG) para procesadores 10h-1Fh de los modelos 15h de la familia AMD" (PDF) . soporte.amd.com . Micro dispositivos avanzados . 4 de junio de 2013. p. 340 . Consultado el 25 de enero de 2015 .
^ En este artículo, los prefijos convencionales para la memoria de la computadora denotan valores de base 2 donde "kilobyte" (KB) = 2· 10 bytes.
^ abcdefghi "Lista de CPU AMD desbloqueables".
^ "Reseñas legítimas: noticias y reseñas de tecnología". 27 de junio de 2022.
^ ab "Características arquitectónicas clave del AMD Athlon II". Micro dispositivos avanzados . Archivado desde el original el 2 de diciembre de 2010 . Consultado el 8 de julio de 2010 .
^ Athlon II: Viele neue Exemplare der neuen Einsteiger-Prozessoren von AMD
^ In arrivo nuovi Processi Athlon II da AMD Archivado el 10 de julio de 2011 en Wayback Machine.
^ "AMD Phenom II X6: Thuban el Dragón". Archivado desde el original el 16 de julio de 2014 . Consultado el 29 de marzo de 2018 .
^ Theo Valich (28 de mayo de 2012). "AMD es claro en los números de transistores con procesadores FX y Fusion" . Consultado el 23 de agosto de 2013 .
^ Anand Lal Shimpi (27 de septiembre de 2012). "Revisión de AMD A10-5800K y A8-5600K: Trinity en el escritorio, parte 1" . Consultado el 23 de agosto de 2013 .
^ "AMD lanza la serie A y las primeras CPU Athlon II X4 de 32 nm" . Consultado el 10 de noviembre de 2013 .
^ "La plataforma principal AMD de 2009". AMD.com. Archivado desde el original el 27 de mayo de 2012 . Consultado el 30 de abril de 2014 .
^ ab "Chipset AMD M880G". AMD.com . Consultado el 30 de abril de 2014 .
^ "La plataforma convencional AMD 2010". AMD.com . Consultado el 30 de abril de 2014 .
^ "La plataforma ultradelgada AMD 2010". AMD.com. Archivado desde el original el 31 de octubre de 2012 . Consultado el 30 de abril de 2014 .
^ David Kanter (27 de junio de 2011). "Arquitectura AMD Fusión y Llano". Tecnología del mundo real . Consultado el 12 de septiembre de 2015 .
^ Pierre Boudier; Vendedores de Graham (junio de 2011). "Sistema de memoria en las APU Fusion: los beneficios de Zero Copy" (PDF) . Cumbre de desarrolladores de AMD Fusion.
enlaces externos
Sitio web oficial de AMD
Introducción de los procesadores AMD de cuatro núcleos
Hardware DarkVision: AMD habla sobre las futuras innovaciones de K9 y K10
Se presentan los procesadores AMD Opteron de próxima generación con logros récord en diseño OEM y una ruta de actualización nativa de cuatro núcleos (comunicado de prensa oficial de AMD del 15 de agosto de 2006)
Informe PC Watch sobre K10 basado en el Día del Analista de Tecnología AMD de 2004 y 2005 (en japonés)
Informe de PC Watch sobre K10 basado en diapositivas presentadas en Microprocessor Forum 2003 (en japonés)
"Diapositivas del Día del Analista de Tecnología AMD 2006: Introducción oficial de la microarquitectura K10" (PDF) . Archivado desde el original el 26 de marzo de 2009.{{cite web}}: Mantenimiento CS1: bot: estado de la URL original desconocido ( enlace )( 2,17MB )
Guía de optimización de software para procesadores de la familia AMD 10h y 12h