Epyc (estilizado como EPYC) es una marca de microprocesadores x86-64 multinúcleo diseñados y vendidos por AMD , basados en la microarquitectura Zen de la compañía . Presentados en junio de 2017, están específicamente dirigidos a los mercados de servidores y sistemas integrados . [1]
Los procesadores Epyc comparten la misma microarquitectura que sus contrapartes de escritorio, pero tienen características de nivel empresarial, como mayor cantidad de núcleos, más líneas PCI Express , compatibilidad con mayores cantidades de RAM y memoria caché más grande . También admiten configuraciones de sistema de múltiples chips y dos conectores mediante la interconexión Infinity Fabric .
En marzo de 2017, AMD anunció planes para volver a ingresar al mercado de servidores con una plataforma basada en la microarquitectura Zen , con nombre en código Naples, y la reveló oficialmente bajo la marca Epyc en mayo. [2] Ese junio, AMD lanzó oficialmente los procesadores de la serie Epyc 7001, que ofrecen hasta 32 núcleos por zócalo y permiten un rendimiento que le permite a Epyc ser competitivo con la línea de productos Intel Xeon Scalable de la competencia . [3] En agosto de 2019, se lanzaron los procesadores de la serie Epyc 7002 "Rome", basados en la microarquitectura Zen 2 , duplicando el recuento de núcleos por zócalo a 64 y aumentando drásticamente el rendimiento por núcleo con respecto a la arquitectura de última generación.
En marzo de 2021, AMD lanzó la serie Epyc 7003 "Milan", basada en la microarquitectura Zen 3. [4] Epyc Milan trajo los mismos 64 núcleos que Epyc Rome, pero con un rendimiento por núcleo mucho mayor, con el Epyc 7763 superando al Epyc 7702 hasta en un 22 por ciento a pesar de tener la misma cantidad de núcleos e hilos. [5] Una actualización de la serie Epyc 7003 "Milan" con 3D V-Cache, llamada Milan-X, se lanzó el 21 de marzo de 2022, utilizando los mismos núcleos que Milan, pero con 512 MB adicionales de caché apilados en los dados de cómputo, lo que eleva la cantidad total de caché por CPU a 768 MB. [6]
En septiembre de 2021, Oak Ridge National Laboratory se asoció con AMD y HPE Cray para construir Frontier , una supercomputadora con 9,472 CPU Epyc 7453 y 37,888 GPU Instinct MI250X, que estará operativa en mayo de 2022. A noviembre de 2023, es la supercomputadora más poderosa del mundo según el TOP500 , con un rendimiento máximo de más de 1,6 exaFLOPS .
En noviembre de 2021, AMD detalló las próximas generaciones de Epyc y presentó el nuevo socket LGA-6096 SP5 que soportaría las nuevas generaciones de chips Epyc. Con nombre en código Genoa, estas CPU se basan en la microarquitectura Zen 4 y están construidas sobre el nodo N5 de TSMC , admitiendo hasta 96 núcleos y 192 subprocesos por socket, junto con 12 canales de DDR5 [7] y 128 carriles PCIe 5.0 . Genoa también se convirtió en la primera CPU de servidor x86 en soportar Compute Express Link 1.1, [8] o CXL, lo que permite una mayor expansión de la memoria y otros dispositivos con una interfaz de alto ancho de banda construida sobre PCIe 5.0. AMD también compartió información sobre el chip hermano de Genoa, con nombre en código Bergamo. Bergamo se basa en una versión modificada de Zen 4 llamada Zen 4c, diseñada para permitir un mayor número de núcleos y una mayor eficiencia a costa de un menor rendimiento de un solo núcleo, dirigida a proveedores de nube y cargas de trabajo, en comparación con las cargas de trabajo de computación de alto rendimiento tradicionales . [9] Es compatible con Socket SP5 y admite hasta 128 núcleos y 256 subprocesos por socket. [10]
En noviembre de 2022, AMD lanzó su serie de CPU Epyc "Genoa" de cuarta generación. Algunos revisores técnicos y clientes ya habían recibido hardware para realizar pruebas y evaluaciones comparativas, y las evaluaciones comparativas de terceros de las piezas Genoa estuvieron disponibles de inmediato. La pieza estrella, la Epyc 9654 de 96 núcleos, estableció récords de rendimiento multinúcleo y mostró un rendimiento hasta 4 veces superior en comparación con la pieza estrella de Intel, el Xeon Platinum 8380. El alto ancho de banda de memoria y la amplia conectividad PCIe eliminaron muchos cuellos de botella, lo que permitió utilizar los 96 núcleos en cargas de trabajo en las que los chips Milan de la generación anterior habrían estado limitados por la E/S.
En junio de 2023, AMD comenzó a enviar la línea Genoa-X habilitada para 3D V-Cache, una variante de Genoa que utiliza la misma tecnología de apilamiento de matrices 3D que Milan-X para habilitar hasta 1152 MB de caché L3, un aumento del 50% sobre Milan-X, que tenía un máximo de 768 MB de caché L3. [11] El mismo día, AMD también anunció el lanzamiento de sus SKU Zen 4c optimizadas para la nube, con nombre en código Bergamo, que ofrecen hasta 128 núcleos por zócalo, utilizando una versión modificada del núcleo Zen 4 que fue optimizado para la eficiencia energética y para reducir el espacio de la matriz. Los núcleos Zen 4c no tienen ninguna instrucción eliminada en comparación con los núcleos Zen 4 estándar; en cambio, la cantidad de caché L3 por CCX se reduce de 32 MB a 16 MB, y la frecuencia de los núcleos se reduce. [12] Bergamo es compatible con el socket de Genoa, ya que utiliza el mismo socket SP5 y admite la misma capacidad CXL, PCIe y DDR5 que Genoa. [13]
En septiembre de 2023, AMD lanzó su serie de CPU 8004 de bajo consumo e integradas, con nombre en código Siena. Siena utiliza un nuevo zócalo, llamado SP6, que tiene un tamaño y un número de pines más pequeños que el zócalo SP5 de sus procesadores Genoa contemporáneos. Siena utiliza la misma arquitectura de núcleo Zen 4c que los procesadores nativos de la nube Bergamo, lo que permite hasta 64 núcleos por procesador y la misma matriz de E/S de 6 nm que Bergamo y Genoa, aunque se han recortado ciertas características, como la reducción del soporte de memoria de 12 canales de DDR5 a solo 6 y la eliminación del soporte de zócalo dual. [14]
El 10 de octubre de 2024, AMD lanzó la nueva serie 9005 de CPU, con nombre en código Turin. Turin, que comparte el mismo zócalo SP5 que Génova y Bérgamo, llegó con numerosos avances de plataforma, incluido el soporte para memoria DDR5 de hasta 6400 MT/s. [15] Turin también aumentó la cantidad de núcleos y la oferta de frecuencias: Turin ofrece 128 núcleos Zen 5 por zócalo y Turin Dense ofrece 192 núcleos Zen 5c por zócalo. Y el SKU de frecuencia más alta (el EPYC 9575F) tiene una frecuencia de funcionamiento de hasta 5 GHz. [16]
Los nombres en código de las CPU AMD Epyc siguen el esquema de nombres de las ciudades italianas , incluidas Milán , Roma , Nápoles , Génova , Bérgamo , Siena y Turín .
@Zen2@Rome@EPYC_7702_ES@2S1404E2VJUG5_BB_ES_DSCx3.jpg/1280px-AMD@7nm(12nmIOD)@Zen2@Rome@EPYC_7702_ES@2S1404E2VJUG5_BB_ES_DSCx3.jpg)
Las CPU Epyc utilizan un diseño de módulo de múltiples chips para permitir mayores rendimientos para una CPU que las matrices monolíticas tradicionales. Las CPU Epyc de primera generación están compuestas por cuatro matrices de cómputo de 14 nm, cada una con hasta 8 núcleos. [22] [23] Los núcleos se desactivan simétricamente en las matrices para crear productos de menor clasificación con menos núcleos pero la misma huella de memoria y E/S . Las CPU Epyc de segunda y tercera generación están compuestas por ocho matrices de cómputo construidas en un nodo de proceso de 7 nm y una matriz de entrada/salida (E/S) grande construida en un nodo de proceso de 14 nm. [24] Las CPU Milan-X de tercera generación utilizan vías de silicio avanzadas para apilar una matriz adicional sobre cada una de las 8 matrices de cómputo, agregando 64 MB de caché L3 por matriz. [25]
Las CPU Epyc admiten tanto el funcionamiento con un solo zócalo como con dos zócalos. En una configuración de dos zócalos, 64 líneas PCIe de cada CPU se asignan a la interconexión Infinity Fabric patentada de AMD para permitir un ancho de banda completo entre ambas CPU. [26] Por lo tanto, una configuración de dos zócalos tiene la misma cantidad de líneas PCIe utilizables que una configuración de un solo zócalo. Las CPU Epyc de primera generación tenían 128 líneas PCIe 3.0, mientras que la segunda y la tercera generación tenían 128 líneas PCIe 4.0. Todas las CPU Epyc actuales están equipadas con hasta ocho canales de DDR4 a distintas velocidades, aunque AMD ha confirmado que las CPU Genoa de próxima generación admiten hasta doce canales de DDR5. [7] [27]
A diferencia de Opteron, los equivalentes de Intel y los procesadores de escritorio de AMD (excluyendo el Socket AM1 ), los procesadores Epyc no tienen chipset, también conocido como sistema en un chip . Esto significa que la mayoría de las características necesarias para que los servidores sean completamente funcionales (como memoria, PCI Express, controladores SATA, etc.) están completamente integradas en el procesador, lo que elimina la necesidad de colocar un chipset en la placa base. Algunas características pueden requerir el uso de chips controladores adicionales para su uso.
La recepción inicial de Epyc fue generalmente positiva. [27] En general, se encontró que Epyc superaba a las CPU de Intel en los casos en que los núcleos podían funcionar de forma independiente, como en aplicaciones de computación de alto rendimiento y big data . La primera generación de Epyc se quedó atrás en las tareas de base de datos en comparación con las partes Xeon de Intel debido a una mayor latencia de caché. [27] En 2021, Meta Platforms seleccionó los chips Epyc para sus centros de datos de metaverso . [28]
Epyc Genoa fue bien recibido, ya que ofrecía un rendimiento y una eficiencia mejorados en comparación con ofertas anteriores, aunque recibió algunas críticas por no tener configuraciones de 2 DIMM por canal validadas, y algunos revisores lo llamaron una "plataforma incompleta". [29]
La siguiente tabla enumera los dispositivos que utilizan el diseño de primera generación.
El sufijo "P" indica que solo se admite una configuración de un único zócalo. Los modelos que no son P utilizan 64 líneas PCIe de cada procesador para la comunicación entre procesadores.
Características comunes:
En noviembre de 2018, AMD anunció Epyc 2 en su evento Next Horizon, la segunda generación de procesadores Epyc con nombre en código "Rome" y basados en la microarquitectura Zen 2. [40] Los procesadores cuentan con hasta ocho procesadores "chiplet" basados en 7 nm con un chip IO basado en 14 nm que proporciona 128 carriles PCIe 4.0 en el centro interconectados a través de Infinity Fabric . Los procesadores admiten hasta 8 canales de RAM DDR4 de hasta 4 TB e introducen soporte para PCIe 4.0. Estos procesadores tienen hasta 64 núcleos con 128 subprocesos SMT por zócalo. [41] El "Rome" de 7 nm es fabricado por TSMC . [24] Fue lanzado el 7 de agosto de 2019. [42] Tiene 39.5 mil millones de transistores. [43]
En abril de 2020, AMD lanzó tres nuevos SKU utilizando la plataforma Rome de 7 nm de Epyc. Los tres procesadores presentados fueron el Epyc 7F32 de ocho núcleos, el 7F52 de 16 núcleos y el 7F72 de 24 núcleos, con relojes base de hasta 3,7 GHz (hasta 3,9 GHz con boost) dentro de un rango de TDP de 180 a 240 vatios. El lanzamiento fue apoyado por Dell EMC , Hewlett Packard Enterprise , Lenovo , Supermicro y Nutanix . [44]
Características comunes:
En el Consejo Asesor de HPC-AI en el Reino Unido en octubre de 2019, AMD declaró las especificaciones para Milan, chips Epyc basados en la microarquitectura Zen 3. [46] Los chips Milan utilizarán Socket SP3 , con hasta 64 núcleos en el paquete, y admitirán RAM DDR4 de ocho canales y 128 carriles PCIe 4.0 . [46] También anunció planes para la siguiente generación de chips, con nombre en código Genoa, que se basarán en la microarquitectura Zen 4 y utilizarán Socket SP5 . [46]
Las CPU Milan fueron lanzadas por AMD el 15 de marzo de 2021. [47]
Las CPU Milan-X se lanzaron el 21 de marzo de 2022. [6] Utilizan la tecnología 3D V-Cache para aumentar la capacidad máxima de caché L3 por socket de 256 MB a 768 MB. [48] [49] [50]
Características comunes:
El 10 de noviembre de 2022, AMD lanzó la cuarta generación de procesadores Epyc para servidores y centros de datos basados en la microarquitectura Zen 4, con nombre en código Genoa. [51] En su evento de lanzamiento, AMD anunció que Microsoft y Google serían algunos de los clientes de Genoa. [52] Genoa presenta entre 16 y 96 núcleos con soporte para PCIe 5.0 y DDR5 . AMD también hizo hincapié en la eficiencia energética de Genoa, que según la directora ejecutiva de AMD, Lisa Su , significa "menor costo total de propiedad" para los clientes empresariales y de centros de datos en la nube. [53] Genoa utiliza el nuevo zócalo SP5 (LGA 6096) de AMD . [54]
El 13 de junio de 2023, AMD presentó Genoa-X con tecnología 3D V-Cache para rendimiento informático técnico y Bergamo (9734, 9754 y 9754S) para computación nativa en la nube. [55]
El 18 de septiembre de 2023, AMD presentó la línea de procesadores Siena de bajo consumo, basada en la microarquitectura Zen 4c. Siena admite hasta 64 núcleos en el nuevo socket SP6, que actualmente solo utilizan los procesadores Siena. Siena utiliza el mismo chip de E/S que Bergamo, sin embargo, se eliminan ciertas características, como la compatibilidad con dos sockets, y se reducen otras características, como el cambio de la compatibilidad con memoria de 12 canales a la compatibilidad con memoria de 6 canales. [56]
La quinta generación de procesadores Epyc fue presentada por AMD en Computex 2024 el 3 de junio. Llamada serie Epyc 9005, vendrá en dos variantes: [57]
Ambas variantes son denominadas oficialmente bajo el nombre en código Turin por AMD, aunque el apodo de "Turin Dense" también se ha utilizado para referirse a las CPU basadas en Zen 5c. [58]
Ambas series de procesadores serán compatibles con el socket SP5 utilizado por Génova y Bérgamo. La serie Epyc 9005 se lanzará en el segundo semestre de 2024. [59]
En febrero de 2018, AMD también anunció la serie Epyc 3000 de CPU Zen integradas. [60]
Características comunes de las CPU de la serie EPYC Embedded 3000:
Una variante creada para el mercado de servidores chino por Hygon Information Technology es el sistema en chip Hygon Dhyana . [63] [64] Se observa que es una variante del AMD Epyc, y es tan similar que "hay poca o ninguna diferenciación entre los chips". [63] Se ha observado que hay "menos de 200 líneas de código de kernel nuevo" para el soporte del kernel de Linux , y que el Dhyana es "principalmente una CPU Zen renombrada para el mercado de servidores chino". [64] Los puntos de referencia posteriores mostraron que ciertas instrucciones de punto flotante tienen un peor rendimiento, probablemente para cumplir con las restricciones de exportación de EE. UU . [65] AES y otros algoritmos de criptografía occidentales se reemplazan por variantes chinas en todo el diseño. [65]