El Cyrix 6x86 es una línea de microprocesadores x86 de 32 bits de sexta generación diseñados y lanzados por Cyrix en 1995. Cyrix, al ser una empresa fabless , hizo que los chips fueran fabricados por IBM y SGS-Thomson . [1] [2] El 6x86 se fabricó como un competidor directo de la línea de microprocesadores Pentium de Intel y era compatible con pines. Durante el desarrollo del 6x86, la mayoría de las aplicaciones ( software de oficina y juegos) realizaban casi exclusivamente operaciones de números enteros . Los diseñadores previeron que las aplicaciones futuras probablemente mantendrían este enfoque de instrucción. Entonces, para optimizar el rendimiento del chip para lo que creían que sería la aplicación más probable de la CPU, los recursos de ejecución de números enteros recibieron la mayor parte del presupuesto de transistores. Esto más tarde demostraría ser un error estratégico, ya que la popularidad del Pentium P5 hizo que muchos desarrolladores de software optimizaran manualmente el código en lenguaje ensamblador , para aprovechar la FPU de menor latencia y canalización estrecha del Pentium P5. Por ejemplo, el esperado juego de disparos en primera persona Quake utilizó un código de ensamblaje altamente optimizado, diseñado casi en su totalidad en torno a la FPU del Pentium P5. Como resultado, el Pentium P5 superó significativamente a otras CPU en el juego. [3] [4] [5] [6]
El 6x86, anteriormente con el nombre en código "M1", fue anunciado por Cyrix en octubre de 1995. [2] [7] [8] [9] [10] En el momento del lanzamiento, solo estaba disponible la versión de 100 MHz (P120+), pero se planeó una versión de 120 MHz (P150+) para mediados de 1995 y un modelo de 133 MHz (P166+) más adelante. El 6x86 de 100 MHz (P120+) estaba disponible para los OEM por un precio de $450 por chip en grandes cantidades. [11]
A mediados de febrero de 1996, Cyrix anunció que se agregarían los modelos P166+, P150+ y P133+ a la línea de modelos 6x86. [12] IBM, que produjo los chips, también anunció que vendería sus propias versiones de los chips. [13]
El P200+ 6x86 fue planeado para finales de 1996, [12] y terminó siendo lanzado en junio. [14]
El desarrollo del procesador M2 (6x86MX) se anunció por primera vez a mediados de 1996. Tendría MMX y optimización de 32 bits. El M2 también tendría algunas de las mismas características que el Intel Pentium Pro, como el cambio de nombre de registros, la finalización fuera de orden y la ejecución especulativa. Además, tendría 64 KB de caché en comparación con los 16 KB del 6x86 original y el Pentium Pro. [15] En marzo de 1997, cuando se le preguntó sobre cuándo comenzaría a enviarse la línea de procesadores M2, el director gerente de Cyrix UK, Brendan Sherry, afirmó: "He leído que será en mayo, pero siempre hemos dicho que a fines del segundo trimestre y estoy bastante seguro de que lo lograremos". [16]
El 6x86L se lanzó por primera vez en enero de 1997 para abordar los problemas de calor con la línea 6x86 original. [17] El 6x86L tenía un voltaje de núcleo V más bajo y requería un regulador de voltaje de plano de potencia dividido .
En abril de 1997 salió a la venta el primer portátil que utilizaba el procesador 6x86. Lo vendía TigerDirect y tenía una pantalla DSTN de 12,1 pulgadas , 16 MB de memoria, 10x CD-ROM, unidad de disco duro de 1,3 GB y costaba 1.899 dólares como precio base. [18]
Más tarde, a finales de mayo de 1997, el 27, Cyrix dijo que anunciaría los detalles de la nueva línea de chips (6x86MX) el día antes de Computex en junio de 1997. [19] Para el extremo inferior de la serie, el PR166 6x86MX estaba disponible por $190 con versiones PR200 y PR233 de gama alta disponibles por $240 y $320. [20] [21] IBM, siendo el productor de los chips de Cyrix, también vendería su propia versión. Cyrix esperaba enviar decenas de miles en junio de 1997 y hasta 1 millón para fines de año. Cyrix también esperaba lanzar un chip de 266 MHz para fines de 1997 y uno de 300 MHz en el primer trimestre de 1998. [22] Tenían un rendimiento de punto flotante ligeramente mejor , lo que reducía los tiempos de suma y multiplicación en un tercio, pero aún era más lento que el Intel Pentium. El M2 también tenía instrucciones MMX completas, 64 KB de caché sobre los 16 KB originales y tenía un voltaje de núcleo más bajo de 2,5 V sobre los 3,3 V de la línea 6x86 original. [23] [24]
National Semiconductor adquirió Cyrix en julio de 1997. [25] [26] [27] National Semiconductor no estaba interesado en procesadores de alto rendimiento sino más bien en dispositivos de sistema en un chip , y quería cambiar el enfoque de Cyrix a la línea MediaGX . [28]
En enero de 1998, National Semiconductors produjo un procesador 6x86MX con una tecnología de proceso de 0,25 micrones . Esto redujo el tamaño del chip de 150 milímetros cuadrados a 88. [29] National modificó su producción del MII y MediaGX a 0,25 en agosto. [30]
En septiembre de 1998, National Semiconductors anunció que IBM daría por terminada su asociación con Cyrix. [31] [32] Esto se debió a que National quería aumentar la producción de chips Cyrix en sus propias instalaciones y a que el hecho de que IBM produjera los chips Cyrix estaba causando problemas como pérdidas de beneficios debido a que IBM frecuentemente fijaba precios más bajos para sus versiones de los chips Cyrix. [33] National pagaría entre 50 y 55 millones de dólares a IBM para poner fin a la asociación, que finalizaría el siguiente abril. National trasladaría entonces la producción de chips a sus propias instalaciones en South Portland , Maine . [34] [35]
El Cyrix MII se lanzó en mayo de 1998. Estos chips no eran tan emocionantes como la gente esperaba, ya que eran simplemente una nueva marca del 6x86MX. [36] En diciembre, estos chips costaban $80 para un MII-333, $59 para un MII-300, $55 para un MII-266 y $48 para un MII-233. [37]
En mayo de 1999, National Semiconductor decidió abandonar el mercado de chips para PC debido a pérdidas significativas y puso a la venta la división de CPU Cyrix. [38] [25]
VIA compró la línea Cyrix en junio de 1999 y puso fin al desarrollo de procesadores de alto rendimiento. El MII-433GP sería el último procesador producido por Cyrix. [39] Además, después de la adquisición de VIA, el 6x86/L se suspendió, pero la línea 6x86MX/MII continuó siendo vendida por VIA. [40] [41]
VIA siguió produciendo el MII a principios de la década de 2000. Se esperaba que se discontinuara cuando se lanzó el VIA Cyrix MII. [42] Sin embargo, el MII todavía estaba disponible para la venta hasta mediados/finales de 2003, apareciendo en el sitio web de VIA como producto hasta octubre, y todavía se usaba en dispositivos como computadoras en red. [43] [44]
El 6x86 es superescalar y superpipelined y realiza renombramiento de registros , ejecución especulativa , ejecución fuera de orden y eliminación de dependencia de datos . [45] Sin embargo, continuó usando ejecución x86 nativa y solo microcódigo ordinario , como Winchip de Centaur , a diferencia de los competidores Intel y AMD que introdujeron el método de traducción dinámica a microoperaciones con Pentium Pro y K5 . El 6x86 es compatible con sockets con el Intel P54C Pentium y se ofreció en seis niveles de rendimiento: PR 90+, PR 120+, PR 133+, PR 150+, PR 166+ y PR 200+. Estos niveles de rendimiento no se asignan a la velocidad de reloj del chip en sí (por ejemplo, un PR 133+ funcionaba a 110 MHz, un PR 166+ funcionaba a 133 MHz, etc.). [46]
Con respecto a los cachés internos, tiene un caché primario de 16 KB y se incluye un caché de línea de instrucciones totalmente asociativo de 256 bytes junto con el caché primario, que funciona como el caché de instrucciones primario. [45]
El 6x86 y el 6x86L no eran totalmente compatibles con el conjunto de instrucciones del Intel P5 Pentium y no tienen capacidad para múltiples procesadores . Por este motivo, el chip se identificaba a sí mismo como un 80486 y desactivaba la instrucción CPUID de forma predeterminada. La compatibilidad con CPUID se podía habilitar activando primero los registros CCR extendidos y luego configurando el bit 7 en CCR4. La falta de compatibilidad total con el P5 Pentium causó problemas con algunas aplicaciones porque los programadores habían comenzado a utilizar instrucciones específicas del P5 Pentium. Algunas empresas lanzaron parches para sus productos para que funcionaran en el 6x86.
La compatibilidad con Pentium se mejoró en el 6x86MX, al agregar un contador de sello de tiempo para admitir la instrucción RDTSC del Pentium P5. [47] También se agregó compatibilidad con las instrucciones CMOVcc del Pentium Pro. [47]
De manera similar a AMD con sus procesadores K5 y K6 , Cyrix utilizó una clasificación PR (Performance Rating) para relacionar su rendimiento con el Intel P5 Pentium (pre- P55C ), ya que el mayor rendimiento por reloj del 6x86 en relación con un Pentium P5 se podía cuantificar en comparación con un Pentium con mayor frecuencia de reloj. Por ejemplo, un 6x86 de 133 MHz igualará o superará a un Pentium P5 a 166 MHz y, como resultado, Cyrix podría comercializar el chip de 133 MHz como equivalente a un Pentium P5 de 166 MHz. Sin embargo, la clasificación PR no era una representación completamente veraz del rendimiento del 6x86. [48]
Aunque el rendimiento de los procesadores de punto flotante del 6x86 era significativamente superior al del Pentium P5, su rendimiento de punto flotante era más mediocre: entre 2 y 4 veces el rendimiento del FPU 486 por ciclo de reloj (dependiendo de la operación y la precisión). El FPU del 6x86 era en gran medida el mismo circuito que se desarrolló para los coprocesadores de alto rendimiento anteriores de Cyrix compatibles con 8087 / 80287 / 80387 , que era muy rápido para su época (el FPU Cyrix era mucho más rápido que el 80387 e incluso que el 80486). Sin embargo, seguía siendo considerablemente más lento que los nuevos y completamente rediseñados FPU P5 Pentium y P6 Pentium Pro - Pentium III . Una de las principales características de los FPU P5/P6 es que admitían la intercalación de FPU e instrucciones de números enteros en su diseño, algo que los chips Cyrix no integraban. Esto provocó un rendimiento muy bajo de las CPU Cyrix en juegos y software que aprovechaban esto. [49] [50]
Por lo tanto, a pesar de ser muy rápidos reloj a reloj, el 6x86 y el MII se vieron obligados a competir en el extremo inferior del mercado, ya que el AMD K6 y el Intel P6 Pentium II siempre estaban por delante en velocidad de reloj. La unidad de coma flotante de "clase 486" de la vieja generación del 6x86 y el MII combinada con una sección de números enteros que estaba, en el mejor de los casos, a la par con los chips P6 y K6 más nuevos significaba que Cyrix ya no podía competir en rendimiento.
El procesador 6x86 (nombre en código M1) fue lanzado por Cyrix en 1996. La primera generación de procesadores 6x86 tuvo problemas de calor. Esto se debió principalmente a que emitían más calor que otras CPU x86 de la época y, por ello, los fabricantes de ordenadores a veces no las equipaban con la refrigeración adecuada. Las CPU alcanzaban un máximo de 25 W de calor residual (como el AMD K6 ), mientras que el Pentium P5 producía alrededor de 15 W de calor residual en su punto máximo. Sin embargo, ambos números serían una fracción del calor generado por muchos procesadores de alto rendimiento, algunos años después. Poco después del M1 original, se lanzó el M1R. El M1R fue un cambio del proceso SGS-Thomson 3M al proceso IBM 5M, lo que hizo que los chips 6x86 fueran un 50% más pequeños.
El 6x86L (nombre en código M1L) fue lanzado posteriormente por Cyrix para solucionar problemas de calor; la L significa bajo consumo de energía . Las tecnologías de fabricación mejoradas permitieron el uso de un Vcore más bajo. Al igual que el Pentium MMX , el 6x86L requería un regulador de voltaje de plano de potencia dividido con voltajes separados para E/S y núcleo de CPU.
Otra versión del 6x86, el 6x86MX , agregó compatibilidad MMX junto con el conjunto de instrucciones EMMI , mejoró la compatibilidad con Pentium y Pentium Pro al agregar un contador de sello de tiempo e instrucciones CMOVcc respectivamente, y cuadriplicó el tamaño de caché principal a 64 KB. El caché de línea de instrucciones de 256 bytes se puede convertir en un caché de bloc de notas para brindar soporte para operaciones multimedia. [47] Las revisiones posteriores de este chip fueron renombradas MII , para competir mejor con el procesador Pentium II. 6x86MX / MII llegó tarde al mercado y no podía escalar bien en velocidad de reloj con los procesos de fabricación utilizados en ese momento.
