Tecnología Centauro

empresa americana de electrónica

Centaur Technology era una empresa de diseño de CPU x86 fundada en 1995 y posteriormente una subsidiaria de propiedad total de VIA Technologies . En 2015, el documental Rise of the Centaur cubrió la historia temprana de la empresa. ^{[ cita necesaria ]} La empresa se disolvió en 2021. ^[1]

Historia

Centaur Technologies Inc. fue fundada en abril de 1995 por Glenn Henry , Terry Parks, Darius Gaskins y Al Sato. ^{[ cita necesaria ]} La financiación fue proporcionada por Integrated Device Technology , Inc (IDT). El objetivo empresarial era desarrollar procesadores x86 compatibles que fueran menos costosos que los procesadores Intel y consumieran menos energía. ^{[ cita necesaria ]} Había dos elementos principales del plan: ^{[ cita necesaria ]}

1. un nuevo diseño, desarrollado desde cero, de un núcleo de procesador x86 optimizado de forma diferente a los núcleos de Intel;
2. un novedoso enfoque de gestión diseñado para lograr una alta productividad.

Si bien fue financiado por IDT, se enviaron tres diseños Centaur diferentes bajo el nombre comercial de WinChip . ^{[ cita necesaria ] En septiembre de 1999,} VIA Technologies , una empresa taiwanesa, compró Centaur a IDT . Desde entonces, se han enviado cinco diseños con el nombre comercial de VIA C3 , así como varios diseños para el procesador VIA C7 y su última CPU de 64 bits, el VIA Nano . ^{[ cita necesaria ]}

El diseño de VIA Nano se ha perfeccionado y mejorado aún más en los chips producidos por Zhaoxin (una empresa conjunta de VIA ). ^{[ cita necesaria ]}

A finales de 2019, Centaur anunció el "primer SoC x86 de alto rendimiento del mundo con coprocesador de IA integrado", el núcleo CNS. ^[2]

En noviembre de 2021, Intel reclutó a algunos de los empleados de la división Centaur Technology de VIA, un acuerdo por valor de 125 millones de dólares, adquiriendo efectivamente el talento y el conocimiento de la división x86. ^{[3] [4]} VIA retuvo la licencia x86 y las patentes asociadas, y su empresa conjunta de CPU Zhaoxin continúa. ^[5]

Metodología de diseño

Históricamente, los chips de Centaur han sido mucho más pequeños que los diseños x86 comparables en su momento y, por lo tanto, son más baratos de fabricar y consumen menos energía ^{[ cita requerida ]} . Esto los hizo atractivos en el mercado integrado . ^{[ cita necesaria ]}

La filosofía de diseño de Centaur siempre estuvo centrada en un desempeño "suficiente" para las tareas que demanda su mercado objetivo. Algunas de las concesiones de diseño realizadas por el equipo de diseño iban en contra de la sabiduría aceptada. ^{[ cita necesaria ]}

Centaur/VIA estuvo entre los primeros en diseñar procesadores con aceleración de cifrado de hardware en forma de VIA PadLock , comenzando con el lanzamiento de VIA C7 en 2004. ^{[ cita necesaria ]} Intel y AMD siguieron con AES-NI en 2008, extensiones Intel SHA en 2013 y RDRAND en 2015. ^{[ cita necesaria ]}

VÍA C3

• Debido a que el rendimiento de la memoria es el factor limitante en muchos puntos de referencia, los procesadores VIA implementan cachés primarios grandes , TLB grandes y captación previa agresiva , entre otras mejoras. Si bien estas características no son exclusivas de VIA, la optimización del acceso a la memoria es un área donde no se sacrificaron características para ahorrar espacio. De hecho, los generosos cachés primarios (128 KB) siempre han sido un sello distintivo de los diseños Centaur. ^{[ cita necesaria ]}
• Generalmente, se prefiere la frecuencia del reloj al aumento de instrucciones por ciclo. Las funciones complejas, como la ejecución de instrucciones fuera de orden, no se implementan deliberadamente porque afectan la capacidad de aumentar la velocidad del reloj, requieren mucho espacio y energía adicionales y tienen poco impacto en el rendimiento en varios escenarios de aplicaciones comunes. ^{[ cita necesaria ]}
• La canalización está diseñada para proporcionar ejecución en un solo reloj de las formas registro-memoria y memoria-registro muy utilizadas de instrucciones x86. Varias instrucciones de uso frecuente requieren menos ciclos de reloj que en otros procesadores x86. ^{[ cita necesaria ]}
• Las instrucciones x86 poco utilizadas se implementan en microcódigo y se emulan como combinaciones de otras instrucciones x86. Esto ahorra espacio en el troquel y contribuye a un bajo consumo de energía. El impacto en la mayoría de los escenarios de aplicaciones del mundo real es mínimo. ^{[ cita necesaria ]}
• Estos principios de diseño se derivan de los defensores de RISC originales , quienes afirman que un conjunto más pequeño de instrucciones, mejor optimizadas, puede ofrecer un rendimiento general de la CPU más rápido. El diseño C3 no puede considerarse un diseño RISC puro porque acepta el conjunto de instrucciones x86, que es un diseño CISC . ^{[ cita necesaria ]}
• Además de x86, estos procesadores admiten el conjunto de instrucciones alternativo no documentado . ^{[ cita necesaria ]}

VÍA C7

• VIA C7 Esther (C5J) como un paso evolutivo después de VIA C3 Nehemiah+ (C5P), en el que Centaur siguió su enfoque tradicional de equilibrar el rendimiento con un presupuesto de potencia/transistor limitado. ^{[ cita necesaria ]}
• La piedra angular de la filosofía de diseño de los chips de la serie VIA C3 ha sido que incluso un núcleo escalar en orden relativamente simple puede ofrecer un rendimiento razonable frente a un núcleo superescalar complejo fuera de orden si está respaldado por una "frontal" eficiente, es decir, una captación previa. , caché y mecanismos de predicción de ramas. ^{[ cita necesaria ]}
• En el caso de VIA C7, el equipo de diseño se centró en optimizar aún más el "front-end" del chip, es decir, el tamaño de la caché, la asociatividad y el rendimiento, así como el sistema de captación previa. ^[6] Al mismo tiempo, no parece que se hayan realizado cambios significativos en el núcleo de ejecución ("back-end") del chip.
• El VIA C7 cierra aún más con éxito la diferencia de rendimiento con los chips AMD/Intel, ya que la velocidad del reloj no está limitada térmicamente. ^{[ cita necesaria ]}

VÍA Nano

• VIA Nano Isaiah (CN) es una combinación de varias novedades de Centaur, incluida su primera CPU superescalar desordenada y su primera CPU de 64 bits. ^{[ cita necesaria ]}
• El desarrollo del VIA Nano se centró en mejorar radicalmente el lado del rendimiento de la ecuación de rendimiento por vatio manteniendo al mismo tiempo un TDP similar al del VIA C7. ^{[ cita necesaria ]}

Núcleo del SNC

Centaur anunció una nueva CPU x86-64 "CNS" con soporte AVX-512 y coprocesador de IA integrado a finales de 2019. ^[2] La CPU CNS se canceló en 2021 cuando VIA vendió su división Centaur a Intel. ^[3] Las CPU centrales CNS tenían hasta 8 núcleos y funcionaban a una frecuencia base de 2 GHz. Usó el mismo zócalo de pines LGA2011 que las CPU LGA2011-3 de Intel, sin embargo, no es eléctricamente compatible con las placas base Intel. Los núcleos de la CPU CNS se fabricaron en el nodo TSMC de 16 nm. Algunos de los avances realizados en CNS se utilizaron posteriormente en algunas CPU de Zhaoxin Semiconductor en las que VIA tiene una empresa conjunta. ^[7]

• 
  Procesador CHA inédito
• 
  Procesador CHA sin capacidad
• 
  Troquelado del procesador CHA

Tamaño de matriz comparativo

Nota: Incluso el núcleo Duron Morgan de 180 nm (106 mm²) con un caché secundario de 64K , cuando se redujo a un proceso de 130 nm, todavía habría tenido un tamaño de matriz de 76 mm². ^{[ cita necesaria ]} El núcleo VIA x86 es más pequeño y más barato de producir. ^{[ cita necesaria ]} Como se puede ver en esta tabla, se podrían fabricar casi cuatro núcleos C7 en la misma área que un núcleo Prescott de un P4 en un proceso de 90 nm.

Ver también

• Zhaoxin

Referencias

1. Shilov, Anton (29 de diciembre de 2021). "A través del sitio de tecnología Shutters Centaur, vende equipos". Hardware de Tom . Consultado el 28 de marzo de 2023 .
2. "Centaur presenta su nuevo núcleo x86 de clase servidor: CNS; agrega AVX-512". Fusible WikiChip . 9 de diciembre de 2019.
3. Smith, Ryan (5 de noviembre de 2021). "VIA descargará partes de la subsidiaria x86 Centaur a Intel por 125 millones de dólares". AnandTech . Consultado el 11 de noviembre de 2021 .
4. Dobberstein, Laura (8 de noviembre de 2021). "Intel paga a VIA 125 millones de dólares para adquirir su talento de diseño x86". El registro . Consultado el 11 de noviembre de 2021 .
5. "El último chip x86 Via: CNS Centaur de próxima generación inédito guardado de la papelera, probado | Hardware de Tom". Tomshardware.com . Consultado el 18 de julio de 2022 .
6. Besedin, Dmitri. "Análisis detallado de plataforma en RightMark Memory Analyzer. Parte 12: Procesadores VIA C7/C7-M". Pricenfees.com . Archivado desde el original el 2 de febrero de 2017 . Consultado el 12 de marzo de 2007 .
7. "El último chip x86 Via: CNS Centaur de próxima generación inédito guardado de la papelera, probado". TomsHardware . 22 de febrero de 2022.

enlaces externos

• Página de inicio ^[usurpada]
• El ascenso del centauro (2015) - Película documental