stringtranslate.com

Computación de 256 bits

En arquitectura informática , los números enteros de 256 bits , las direcciones de memoria u otras unidades de datos son aquellas que tienen 256 bits (32 octetos ) de ancho. Asimismo, las arquitecturas de unidad central de procesamiento (CPU) y unidad aritmética lógica (ALU) de 256 bits son aquellas que se basan en registros , buses de direcciones o buses de datos de ese tamaño. Actualmente no existen procesadores de uso general convencionales diseñados para operar con números enteros o direcciones de 256 bits, aunque varios procesadores sí operan con datos de 256 bits.

Representación

Una cantidad de 256 bits puede almacenar 2256 valores diferentes. El rango de valores enteros que se pueden almacenar en 256 bits depende de la representación entera utilizada.

El rango de un entero con signo de 256 bits es de -57,896,044,618,658,097,711,785,492,504,343,953,926,634,992,332,820,282,019,728,792,003,956,564,819,968 a 57,896,044,618,658,097,711,785,492,504,343,953,926,634,992,332,820,282,019,728,792,003,956,564,81 9,967.

Los procesadores de 256 bits podrían utilizarse para direccionar directamente hasta 2256 bytes . 2128 (para direccionamiento de 128 bits ) ya superarían con creces la cantidad total de datos almacenados en la Tierra en 2018, que se ha estimado en alrededor de 33,3 ZB (más de 274 bytes). [1]

Historia

Xbox 360 fue la primera consola de juegos de alta definición que utilizó la GPU Xenos de 256 bits de ATI Technologies [2] antes de la introducción de las consolas de juegos actuales, especialmente Nintendo Switch .

Algunos buses en el nuevo sistema en un chip (por ejemplo, Tegra desarrollado por Nvidia ) utilizan 64 bits, 128 bits, 256 bits o superiores.

Hardware

Computadora portátil que utiliza un procesador Efficeon

Las CPU cuentan con conjuntos de instrucciones SIMD ( Advanced Vector Extensions y el conjunto de instrucciones FMA , etc.) donde se utilizan registros vectoriales de 256 bits para almacenar varios números más pequeños, como ocho números de punto flotante de 32 bits , y una sola instrucción puede operar en todos estos valores en paralelo. Sin embargo, estos procesadores no operan en números individuales que tienen una longitud de 256 dígitos binarios, solo sus registros tienen el tamaño de 256 bits. Los dígitos binarios se encuentran juntos en colecciones de 128 bits .

Los chips GPU modernos pueden procesar datos a través de un bus de memoria de 256 bits (o posiblemente un bus de 512 bits con HBM3 [3] ).

El procesador Efficeon fue el diseño VLIW de 256 bits de segunda generación de Transmeta que empleaba un motor de software para convertir el código escrito para procesadores x86 al conjunto de instrucciones nativo del chip. [4] [5]

El sistema de Arquitectura Intensiva de Datos (DIVA) financiado por DARPA incorporó una ruta de datos de 256 bits en canalización de cinco etapas con procesador en memoria (PIM), completa con archivos de registro y bloques ALU en un procesador "WideWord" en 2002. [6]

Software

Véase también

Referencias

  1. ^ Reinsel, David; Gantz, John; Rydning, John (noviembre de 2018). La digitalización del mundo (PDF) . IDC. p. 6 . Consultado el 27 de octubre de 2022 .
  2. ^ "Reseña de Xbox 360: Xbox 360". CNET . 15 de febrero de 2006.
  3. ^ Harding, Scharon (15 de abril de 2021). "¿Qué son HBM, HBM2 y HBM2E? Una definición básica". Tom's Hardware . Consultado el 11 de septiembre de 2021 .
  4. ^ "Procesador Transmeta Efficeon TM8300" (PDF) . Transmeta Corporation . Archivado (PDF) del original el 10 de febrero de 2019.
  5. ^ Williams, Martyn (29 de mayo de 2002). "Transmeta revela planes para el procesador TM8000". PC World . Archivado desde el original el 14 de abril de 2010.
  6. ^ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (octubre de 2002). Implementación de un procesador WideWord de 256 bits para el chip de procesamiento en memoria (PIM) de la arquitectura de uso intensivo de datos (DIVA) (PDF) . Conferencia internacional de circuitos de estado sólido . Archivado (PDF) del original el 29 de agosto de 2017.
  7. ^ Watson, Robert NM ; Neumann, Peter G. ; Woodruff, Jonathan; Anderson, Jonathan; Anderson, Ross ; Dave, Nirav; Laurie, Ben ; Moore, Simon W.; Murdoch, Steven J. ; Paeps, Philip; Roe, Michael; Saidi, Hassen (3 de marzo de 2012). "CHERI: una plataforma de investigación que desmitifica la virtualización y la protección del hardware" (PDF) . Documento de taller inédito para RESoLVE'12, 3 de marzo de 2012, Londres, Reino Unido . SRI International Computer Science Laboratory.
  8. ^ Borisenkov, Dmitriy (23 de octubre de 2019). «[llvm-dev] RFC: sobre bytes que no son de 8 bits y su destino» . Consultado el 11 de septiembre de 2021 .
  9. ^ "Tipos primitivos". ziglang.org . Consultado el 5 de julio de 2024 .