En informática , Streaming SIMD Extensions ( SSE ) es una extensión del conjunto de instrucciones de instrucción única, múltiples datos ( SIMD ) para la arquitectura x86 , diseñada por Intel e introducida en 1999 en su serie Pentium III de unidades centrales de procesamiento (CPU) poco después de la aparición de 3DNow! de Advanced Micro Devices (AMD) . SSE contiene 70 nuevas instrucciones (65 mnemónicos únicos [1] que utilizan 70 codificaciones), la mayoría de las cuales funcionan en datos de punto flotante de precisión simple . Las instrucciones SIMD pueden aumentar en gran medida el rendimiento cuando se deben realizar exactamente las mismas operaciones en múltiples objetos de datos. Las aplicaciones típicas son el procesamiento de señales digitales y el procesamiento de gráficos .
El primer esfuerzo de Intel en el campo de las SIMD IA-32 fue el conjunto de instrucciones MMX . MMX tenía dos problemas principales: reutilizaba los registros de punto flotante x87 existentes , lo que hacía que las CPU no pudieran trabajar con datos de punto flotante y SIMD al mismo tiempo, y solo funcionaba con números enteros . Las instrucciones de punto flotante SSE funcionan con un nuevo conjunto de registros independientes, los registros XMM, y añaden algunas instrucciones de números enteros que funcionan con registros MMX.
SSE fue posteriormente ampliado por Intel a SSE2 , SSE3 , SSSE3 y SSE4 . Debido a que admite operaciones matemáticas de punto flotante, tuvo aplicaciones más amplias que MMX y se volvió más popular. La incorporación de compatibilidad con números enteros en SSE2 hizo que MMX fuera en gran medida redundante, aunque se pueden lograr mayores aumentos de rendimiento en algunas situaciones [ ¿cuándo? ] utilizando MMX en paralelo con operaciones SSE.
SSE se llamó originalmente Katmai New Instructions ( KNI ), siendo Katmai el nombre en código de la primera revisión del núcleo Pentium III. Durante el proyecto Katmai, Intel intentó diferenciarlo de su línea de productos anterior, en particular de su buque insignia Pentium II . Más tarde se le cambió el nombre a Internet Streaming SIMD Extensions ( ISSE [2] ), y luego a SSE.
AMD añadió un subconjunto de SSE, 19 de ellos, llamados nuevas instrucciones MMX, [3] y conocidas como varias variantes y combinaciones de SSE y MMX, poco después con el lanzamiento del Athlon original en agosto de 1999, ver extensiones 3DNow!. AMD finalmente agregó soporte completo para instrucciones SSE, comenzando con sus procesadores Athlon XP y Duron ( núcleo Morgan ).
Originalmente, SSE agregó ocho nuevos registros de 128 bits conocidos como XMM0a través de XMM7. Las extensiones AMD64 de AMD (originalmente llamadas x86-64 ) agregaron otros ocho registros XMM8a través de XMM15, y esta extensión se duplica en la arquitectura Intel 64. También hay un nuevo registro de control/estado de 32 bits, MXCSR. Los registros XMM8a través de XMM15son accesibles solo en el modo operativo de 64 bits.
SSE utilizó solo un único tipo de datos para los registros XMM:
Posteriormente, SSE2 ampliaría el uso de los registros XMM para incluir:
Debido a que estos registros de 128 bits son estados de máquina adicionales que el sistema operativo debe preservar en los cambios de tareas , están deshabilitados de manera predeterminada hasta que el sistema operativo los habilite explícitamente. Esto significa que el sistema operativo debe saber cómo usar las instrucciones FXSAVEy FXRSTOR, que es el par extendido de instrucciones que puede guardar todos los estados de registros x86 y SSE a la vez. Esta compatibilidad se agregó rápidamente a todos los principales sistemas operativos IA-32.
La primera CPU que admitió SSE, Pentium III , compartió recursos de ejecución entre SSE y la unidad de punto flotante (FPU). [2] Si bien una aplicación compilada puede intercalar instrucciones FPU y SSE una al lado de la otra, Pentium III no emitirá una instrucción FPU y una SSE en el mismo ciclo de reloj . Esta limitación reduce la efectividad de la segmentación , pero los registros XMM separados permiten mezclar operaciones escalares de punto flotante y SIMD sin el impacto en el rendimiento que produce el cambio explícito de modo MMX/punto flotante.
SSE introdujo instrucciones escalares y de punto flotante empaquetadas .
MOVSSMOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS, MOVMSKPSADDSS, SUBSS, MULSS, DIVSS, RCPSS, SQRTSS, MAXSS, MINSS, RSQRTSSADDPS, SUBPS, MULPS, DIVPS, RCPPS, SQRTPS, MAXPS, MINPS, RSQRTPSCMPSS, COMISS, UCOMISSCMPPSSHUFPS, UNPCKHPS, UNPCKLPSCVTSI2SS, CVTSS2SI, CVTTSS2SICVTPI2PS, CVTPS2PI, CVTTPS2PIANDPS, ORPS, XORPS, ANDNPSPMULHUW, PSADBW, PAVGB, PAVGW, PMAXUB, PMINUB, PMAXSW, PMINSWPEXTRW, PINSRWPMOVMSKB, PSHUFWMXCSRgestiónLDMXCSR, STMXCSRMOVNTQ, MOVNTPS, MASKMOVQ, PREFETCH0, PREFETCH1, PREFETCH2, PREFETCHNTA, SFENCEEl siguiente ejemplo simple demuestra la ventaja de usar SSE. Considere una operación como la suma de vectores, que se usa muy a menudo en aplicaciones de gráficos de computadora. Para sumar dos vectores de precisión simple y cuatro componentes usando x86 se requieren cuatro instrucciones de suma de punto flotante.
vec_res . x = v1 . x + v2 . x ; vec_res . y = v1 . y + v2 . y ; vec_res . z = v1 . z + v2 . z ; vec_res . w = v1 . w + v2 . w ; Esto corresponde a cuatro instrucciones FADD x86 en el código objeto. Por otra parte, como muestra el siguiente pseudocódigo, una única instrucción 'packed-add' de 128 bits puede reemplazar las cuatro instrucciones de suma escalar.
addps xmm0 , [ v2 ] ;xmm0 = v1.w+v2.w | v1.z+v2.z | v1.y+v2.y | v1.x + v2.x movaps [ vec_res ] , xmm0 ; xmm0 popcntinstrucción ( Recuento de población : cuenta el número de bits establecido en 1, ampliamente utilizado, por ejemplo, en criptografía ) y más.Los siguientes programas se pueden utilizar para determinar qué versiones de SSE, si las hay, son compatibles con un sistema