En la arquitectura informática , la coherencia de la memoria caché es la uniformidad de los datos de recursos compartidos que terminan almacenándose en múltiples cachés locales . Cuando los clientes de un sistema mantienen cachés de un recurso de memoria común, pueden surgir problemas con datos incoherentes, lo que sucede particularmente con las CPU en un sistema multiprocesador .
En la ilustración de la derecha, supongamos que ambos clientes tienen una copia en caché de un bloque de memoria particular de una lectura anterior. Supongamos que el cliente de la parte inferior actualiza o cambia ese bloque de memoria; el cliente de la parte superior podría quedarse con una caché de memoria no válida sin ninguna notificación del cambio. La coherencia de caché tiene como objetivo gestionar dichos conflictos manteniendo una vista coherente de los valores de los datos en múltiples cachés.
En un sistema multiprocesador de memoria compartida con una memoria caché separada para cada procesador, es posible tener muchas copias de los datos compartidos: una copia en la memoria principal y otra en la caché local de cada procesador que la solicitó. Cuando una de las copias de los datos se modifica, las otras copias deben reflejar ese cambio. La coherencia de la caché es la disciplina que garantiza que los cambios en los valores de los operandos compartidos (datos) se propaguen por todo el sistema de manera oportuna. [1]
Los siguientes son los requisitos para la coherencia de la caché: [2]
En teoría, la coherencia se puede realizar en la granularidad de carga/almacenamiento . Sin embargo, en la práctica, generalmente se realiza en la granularidad de los bloques de caché. [3]
La coherencia define el comportamiento de las lecturas y escrituras en una única ubicación de dirección. [2]
Un tipo de datos que aparecen simultáneamente en diferentes memorias caché se denomina coherencia de caché o, en algunos sistemas, memoria global.
En un sistema multiprocesador, considere que más de un procesador ha almacenado en caché una copia de la ubicación de memoria X. Las siguientes condiciones son necesarias para lograr la coherencia de la caché: [4]
Las condiciones anteriores satisfacen los criterios de propagación de escritura necesarios para la coherencia de la caché. Sin embargo, no son suficientes, ya que no satisfacen la condición de serialización de transacciones. Para ilustrar esto mejor, considere el siguiente ejemplo:
Un sistema multiprocesador consta de cuatro procesadores: P1, P2, P3 y P4, todos conteniendo copias en caché de una variable compartida S cuyo valor inicial es 0. El procesador P1 cambia el valor de S (en su copia en caché) a 10, después de lo cual el procesador P2 cambia el valor de S en su propia copia en caché a 20. Si aseguramos solo la propagación de escritura, entonces P3 y P4 seguramente verán los cambios realizados a S por P1 y P2. Sin embargo, P3 puede ver el cambio realizado por P1 después de ver el cambio realizado por P2 y, por lo tanto, devolver 10 en una lectura a S . P4 por otro lado puede ver los cambios realizados por P1 y P2 en el orden en que se realizan y, por lo tanto, devolver 20 en una lectura a S . Los procesadores P3 y P4 ahora tienen una vista incoherente de la memoria.
Por lo tanto, para satisfacer la serialización de transacciones y, por lo tanto, lograr la coherencia de caché, se debe cumplir la siguiente condición junto con las dos anteriores mencionadas en esta sección:
La definición alternativa de un sistema coherente es a través de la definición del modelo de memoria de consistencia secuencial : "el sistema coherente de caché debe parecer que ejecuta todas las cargas y almacenamientos de los subprocesos en una única ubicación de memoria en un orden total que respeta el orden del programa de cada subproceso". [3] Por lo tanto, la única diferencia entre el sistema coherente de caché y el sistema secuencialmente consistente está en el número de ubicaciones de direcciones de las que habla la definición (una única ubicación de memoria para un sistema coherente de caché y todas las ubicaciones de memoria para un sistema secuencialmente consistente).
Otra definición es: "un multiprocesador es consistente en caché si todas las escrituras en la misma ubicación de memoria se realizan en algún orden secuencial". [6]
En raras ocasiones, pero especialmente en algoritmos, la coherencia puede referirse a la localidad de referencia . Pueden existir múltiples copias de los mismos datos en diferentes cachés simultáneamente y, si se permite que los procesadores actualicen sus propias copias libremente, puede resultar en una visión inconsistente de la memoria.
Los dos mecanismos más comunes para garantizar la coherencia son el snooping y los basados en directorios , cada uno con sus propias ventajas y desventajas. [7] Los protocolos basados en snooping tienden a ser más rápidos, si hay suficiente ancho de banda disponible, ya que todas las transacciones son una solicitud/respuesta vista por todos los procesadores. El inconveniente es que el snooping no es escalable. Cada solicitud debe transmitirse a todos los nodos de un sistema, lo que significa que a medida que el sistema se hace más grande, el tamaño del bus (lógico o físico) y el ancho de banda que proporciona deben crecer. Los directorios, por otro lado, tienden a tener latencias más largas (con una solicitud/reenvío/respuesta de 3 saltos) pero utilizan mucho menos ancho de banda ya que los mensajes son punto a punto y no se transmiten. Por esta razón, muchos de los sistemas más grandes (>64 procesadores) utilizan este tipo de coherencia de caché.
Los sistemas de memoria compartida distribuida imitan estos mecanismos en un intento de mantener la consistencia entre bloques de memoria en sistemas débilmente acoplados. [10]
Los protocolos de coherencia aplican la coherencia de caché en sistemas multiprocesador. La intención es que dos clientes nunca vean valores diferentes para los mismos datos compartidos.
El protocolo debe implementar los requisitos básicos de coherencia y puede ser personalizado para el sistema o la aplicación de destino.
Los protocolos también se pueden clasificar como de espionaje o basados en directorios. Por lo general, los primeros sistemas utilizaban protocolos basados en directorios, en los que un directorio mantenía un registro de los datos que se compartían y de los usuarios que los compartían. En los protocolos de espionaje, las solicitudes de transacción (de lectura, escritura o actualización) se envían a todos los procesadores. Todos los procesadores espían la solicitud y responden de forma adecuada.
La propagación de escritura en protocolos snoopy se puede implementar mediante cualquiera de los siguientes métodos:
Si el diseño del protocolo establece que siempre que se modifique una copia de los datos compartidos, todas las demás copias deben "actualizarse" para reflejar el cambio, entonces se trata de un protocolo de escritura y actualización. Si el diseño establece que una escritura en una copia almacenada en caché por parte de cualquier procesador requiere que otros procesadores descarten o invaliden sus copias almacenadas en caché, entonces se trata de un protocolo de escritura e invalidación.
Sin embargo, la escalabilidad es una deficiencia de los protocolos de transmisión.
Se han ideado varios modelos y protocolos para mantener la coherencia, como MSI , MESI (también conocido como Illinois), MOSI , MOESI , MERSI , MESIF , write-once , Synapse, Berkeley, Firefly y el protocolo Dragon . [1] En 2011, ARM Ltd propuso AMBA 4 ACE [11] para gestionar la coherencia en SoC . La especificación AMBA CHI (Coherent Hub Interface) [12] de ARM Ltd , que pertenece al grupo de especificaciones AMBA5, define las interfaces para la conexión de procesadores totalmente coherentes.