El Cray-3 era un superordenador vectorial , el sucesor designado por Seymour Cray del Cray-2 . El sistema fue una de las primeras aplicaciones importantes de los semiconductores de arseniuro de galio (GaAs) en informática, utilizando cientos de circuitos integrados personalizados empaquetados en una CPU de 1 pie cúbico (0,028 m3 ) . El objetivo del diseño era un rendimiento de alrededor de 16 GFLOPS , aproximadamente 12 veces el del Cray-2.
El trabajo en el Cray-3 comenzó en 1988 en los laboratorios de desarrollo de Cray Research (CRI) en Chippewa Falls, Wisconsin . Otros equipos del laboratorio estaban trabajando en diseños con un rendimiento similar. Para centrar a los equipos, el proyecto Cray-3 se trasladó a un nuevo laboratorio en Colorado Springs, Colorado , más tarde ese año. Poco después, la sede corporativa en Minneapolis decidió finalizar el trabajo en el Cray-3 a favor de otro diseño, el Cray C90 . En 1989, el proyecto Cray-3 se escindió en una empresa recién formada, Cray Computer Corporation (CCC).
El cliente de lanzamiento, el Laboratorio Nacional Lawrence Livermore , canceló su pedido en 1991 y varios ejecutivos de la compañía abandonaron la empresa poco después. La primera máquina estuvo finalmente lista en 1993, pero al no haber un cliente de lanzamiento, se prestó como unidad de demostración al cercano Centro Nacional de Investigación Atmosférica en Boulder . La compañía se declaró en quiebra en mayo de 1995 y la máquina fue oficialmente desmantelada.
Con la entrega del primer Cray-3, Seymour Cray pasó inmediatamente a diseñar el Cray-4, un diseño similar pero mejorado , pero la empresa se declaró en quiebra antes de que pudiera probarse por completo. [1] El Cray-3 fue el último diseño completado de Cray; con la quiebra de CCC, formó SRC Computers para concentrarse en diseños paralelos, pero murió en un accidente automovilístico en 1996 antes de que se entregara este trabajo. [2]
Seymour Cray comenzó a diseñar el Cray-3 en 1985, tan pronto como el Cray-2 entró en producción. [3] Cray se fijó generalmente el objetivo de producir nuevas máquinas con un rendimiento diez veces superior al de los modelos anteriores. Aunque las máquinas no siempre cumplían este objetivo, esta era una técnica útil para definir el proyecto y aclarar qué tipo de mejoras de proceso serían necesarias para alcanzarlo. [4] Para el Cray-3, decidió establecer un objetivo de mejora del rendimiento aún mayor, un aumento de 12 veces con respecto al Cray-2. [5]
Cray siempre había abordado el problema de aumentar la velocidad con tres avances simultáneos: más unidades de ejecución para dar al sistema un mayor paralelismo , un empaquetado más compacto para reducir los retrasos de la señal y componentes más rápidos para permitir una mayor velocidad de reloj. De los tres, Cray era normalmente el menos agresivo en el último; sus diseños tendían a utilizar componentes que ya se utilizaban ampliamente, en lugar de diseños de vanguardia. [4]
Para el Cray-2, introdujo un novedoso sistema de empaquetado 3D para sus circuitos integrados que permitía densidades más altas [6] , y parecía que había margen para mejorar este proceso. Para el nuevo diseño, afirmó que todos los cables se limitarían a una longitud máxima de 1 pie (0,30 m). Esto exigiría que el procesador pudiera caber en un bloque de 1 pie cúbico (0,028 m 3 ), aproximadamente 1 ⁄ 3 del tamaño de la CPU Cray-2. Esto no solo aumentaría el rendimiento, sino que haría que el sistema fuera 27 veces más pequeño [7] .
Para lograr un aumento de rendimiento de 12x, no bastaría con el encapsulado por sí solo, sino que también habría que acelerar los circuitos de los chips. El Cray-2 parecía estar superando los límites de velocidad de los transistores basados en silicio, que se situaban en 4,1 ns (244 MHz), y no parecía que fuera posible aumentarlo más de 2x. Si se quería alcanzar el objetivo de 12x, se necesitarían cambios más radicales y se tendría que utilizar un enfoque de "alta tecnología". [8]
Cray tenía la intención de utilizar circuitos de arseniuro de galio en el Cray-2, que no sólo ofrecerían velocidades de conmutación mucho más altas, sino que también consumirían menos energía y, por lo tanto, funcionarían a menor temperatura. En el momento en que se estaba diseñando el Cray-2, el estado de la fabricación de GaAs simplemente no estaba a la altura de la tarea de abastecer a una supercomputadora. [9] A mediados de la década de 1980, las cosas habían cambiado y Cray decidió que era la única forma de avanzar. [10] Dada la falta de inversión por parte de los grandes fabricantes de chips, Cray decidió invertir en una empresa emergente de fabricación de chips de GaAs, GigaBit Logic, y utilizarla como proveedor interno. [11]
Al describir el sistema en noviembre de 1988, Cray afirmó que el aumento de rendimiento de 12 veces se compondría de un aumento de tres veces debido a los circuitos de GaAs y de cuatro veces debido al uso de más procesadores. Uno de los problemas con el Cray-2 había sido el pobre rendimiento de multiprocesamiento debido al ancho de banda limitado entre los procesadores, y para solucionarlo, el Cray-3 adoptaría la arquitectura mucho más rápida utilizada en el Cray Y-MP . Esto proporcionaría un rendimiento de diseño de 8000 MIPS , o 16 GFLOPS . [7]
El lanzamiento del Cray-3 estaba previsto originalmente para 1991. [12] Esto ocurrió en un momento en el que el mercado de supercomputadoras se estaba reduciendo rápidamente, pasando de un crecimiento anual del 50% en 1980 al 10% en 1988. [10] Al mismo tiempo, Cray Research también estaba trabajando en el Y-MP, una versión multiprocesador más rápida de la arquitectura del sistema que rastreaba su ascendencia hasta el Cray-1 original . Para centrar los grupos Y-MP y Cray-3, y con el apoyo personal de Cray, [13] el proyecto Cray-3 se trasladó a un nuevo centro de investigación en Colorado Springs . [3]
En 1989, se empezaron a entregar las Y-MP y el laboratorio principal de CRI en Chippewa Falls, Wisconsin , pasó a fabricar la C90, una mejora adicional de la serie Y-MP. [14] [15] Con solo 25 Cray-2 vendidos, la gerencia decidió que el desarrollo de la Cray-3 debía ser considerado de "baja prioridad". En noviembre de 1988, el laboratorio de Colorado Springs se escindió como Cray Computer Corporation (CCC), y CRI retuvo el 10% de las acciones de la nueva compañía y proporcionó un pagaré de 85 millones de dólares para financiar el desarrollo. [3] El propio Cray no era accionista de la nueva compañía y trabajaba bajo contrato. [16] [17] Como CRI retuvo el contrato de arrendamiento del edificio original, la nueva compañía tuvo que mudarse una vez más, lo que introdujo más demoras. [3] [6]
En 1991, el desarrollo se había retrasado. [18] El desarrollo se ralentizó aún más cuando el Laboratorio Nacional Lawrence Livermore canceló su pedido de la primera máquina, [19] a favor de la C90. Varios ejecutivos, incluido el director general, abandonaron la empresa. [16] La empresa anunció entonces que buscaría un cliente que necesitara una versión más pequeña de la máquina, con cuatro a ocho procesadores. [20]
El primer (y único) modelo de producción (número de serie S5, llamado Graywolf ) fue prestado a NCAR como sistema de demostración en mayo de 1993. La versión de NCAR estaba configurada con 4 procesadores y una memoria común de 128 MWord (palabras de 64 bits, 1 GB). [21] En servicio, la RAM estática resultó ser problemática. También se descubrió que el código de raíz cuadrada contenía un error que daba como resultado que 1 de cada 60 millones de cálculos fuera incorrecto. Además, una de las cuatro CPU no funcionaba de manera confiable. [22]
La CCC se declaró en quiebra en marzo de 1995, después de gastar unos 300 millones de dólares en financiación. La máquina de NCAR fue oficialmente desmantelada al día siguiente. [23] Se construyeron siete gabinetes de sistema, o "tanques", con números de serie S1 a S7, para las máquinas Cray-3. La mayoría eran para máquinas más pequeñas con dos CPU. Tres de los tanques más pequeños se utilizaron en el proyecto Cray-4 , [24] esencialmente un Cray-3 con 64 CPU más rápidas que funcionan a 1 ns (1 GHz) y se empaquetan en un espacio aún más pequeño. [25] Otro se utilizó para el proyecto Cray-3/SSS . [26]
El fracaso del Cray-3 se debió en gran parte al cambio de clima político y técnico. La máquina se estaba diseñando durante el colapso del Pacto de Varsovia y el final de la Guerra Fría , lo que llevó a una reducción masiva en las compras de supercomputadoras. [20] [27] Al mismo tiempo, el mercado estaba invirtiendo cada vez más en diseños masivamente paralelos (MP o MPP). Cray fue crítico de este enfoque y fue citado por The Wall Street Journal diciendo que los sistemas MPP aún no habían demostrado su supremacía sobre los ordenadores vectoriales, señalando la dificultad que muchos usuarios han tenido para programar para grandes máquinas paralelas. "No creo que alguna vez tengan un éxito universal, al menos no en mi vida". [27]
La arquitectura del sistema Cray-3 comprendía un sistema de procesamiento en primer plano , hasta 16 procesadores en segundo plano y hasta 2 gigapalabras (16 GB) de memoria común . El sistema en primer plano estaba dedicado a la entrada/salida y a la gestión del sistema. Incluía un procesador de 32 bits y cuatro canales de datos síncronos para dispositivos de red y almacenamiento masivo , principalmente a través de canales HiPPI . [28]
Cada procesador en segundo plano constaba de una sección de cálculo , una sección de control y una memoria local . La sección de cálculo realizaba operaciones aritméticas escalares, de punto flotante y vectoriales de 64 bits . La sección de control proporcionaba búferes de instrucciones, funciones de gestión de memoria y un reloj de tiempo real . Se incorporaron 16 kwords (128 kbytes) de memoria local de alta velocidad a cada procesador en segundo plano para su uso como memoria temporal. [29]
La memoria común consistía en memoria SRAM CMOS de silicio , organizada en octantes de 64 bancos cada uno, con un máximo de ocho octantes posibles. El tamaño de palabra era de 64 bits más ocho bits de corrección de errores , y el ancho de banda total de la memoria se estimaba en 128 gigabytes por segundo. [30]
Al igual que en los diseños anteriores, el núcleo del Cray-3 consistía en una serie de módulos , cada uno de los cuales contenía varias placas de circuitos llenas de piezas. Para aumentar la densidad, los chips de GaAs individuales no estaban empaquetados , y en su lugar varios de ellos se montaron directamente con unión de oro ultrasónica a una placa de aproximadamente 1 pulgada (25 mm) cuadrada. A continuación, las placas se dieron la vuelta y se acoplaron a una segunda placa que transportaba el cableado eléctrico, con cables en esta placa que pasaban por agujeros hasta el lado "inferior" (opuesto a los chips) del portador del chip donde se unían, lo que dejaba el chip entre las dos capas de la placa. A continuación, estos submódulos se apilaron en cuatro capas y, como en el Cray-2, se conectaron entre sí para formar un circuito 3D. [21]
A diferencia del Cray-2, los módulos Cray-3 también incluían conectores de borde . Dieciséis de estos submódulos se conectaron entre sí en una matriz de 4 × 4 para formar un solo módulo que medía 121 por 107 por 7 milímetros (4,76 pulgadas × 4,21 pulgadas × 0,28 pulgadas). Incluso con este empaquetado avanzado, la densidad del circuito era baja incluso para los estándares de la década de 1990, con aproximadamente 96.000 puertas por pulgada cúbica. [31] Las CPU modernas ofrecen recuentos de puertas de millones por pulgada cuadrada, y el paso a circuitos 3D todavía se estaba considerando en 2017. [actualizar][ 32]
Treinta y dos de estos módulos se apilaron y se conectaron entre sí con una masa de cables de par trenzado para formar un solo procesador. El tiempo de ciclo básico era de 2,11 ns, o 474 MHz, lo que permitía a cada procesador alcanzar aproximadamente 0,948 GFLOPS , y una máquina de 16 procesadores, 15,17 GFLOP teóricos. La clave del alto rendimiento era el acceso de alta velocidad a la memoria principal, que permitía a cada proceso alcanzar velocidades de hasta 8 GB/s. [33]
Los módulos se mantenían unidos en un chasis de aluminio conocido como "ladrillo". Los ladrillos se sumergían en un líquido fluorinert para enfriarlos, como en el Cray-2. Un sistema de cuatro procesadores con 64 módulos de memoria disipaba unos 88 kW de potencia. [21] El sistema completo de cuatro procesadores medía unas 20 pulgadas (510 mm) de alto de adelante hacia atrás y un poco más de 2 pies (0,61 m) de ancho. [34]
En el caso de los sistemas con hasta cuatro procesadores, el conjunto de procesadores se ubicaba bajo una cubierta acrílica translúcida de color bronce en la parte superior de un gabinete de 1,1 m de ancho, 0,71 m de profundidad y 1,3 m de alto, [34] con la memoria debajo y las fuentes de alimentación y los sistemas de refrigeración en la parte inferior. Los sistemas con ocho y dieciséis procesadores se habrían alojado en un gabinete octogonal más grande. En conjunto, el Cray-3 era considerablemente más pequeño que el Cray-2, que era relativamente pequeño en comparación con otros superordenadores. [34]
Además del gabinete del sistema, un sistema Cray-3 también necesitaba uno o dos (dependiendo del número de procesadores) módulos de control del sistema (o "C-Pods"), de 52,5 pulgadas (1,33 m) cuadrados y 55,3 pulgadas (1,40 m) de alto, que contenían equipos de control de energía y refrigeración. [34]
Se especificaron oficialmente las siguientes posibles configuraciones del Cray-3: [35]
El Cray-3 ejecutaba el sistema operativo Colorado Springs ( CSOS ), que se basaba en la versión 5.0 del sistema operativo UNICOS de Cray Research. Una diferencia importante entre CSOS y UNICOS era que CSOS se había adaptado al estándar C y se habían eliminado todas las extensiones PCC que se utilizaban en UNICOS. [36]
Gran parte del software disponible bajo Cray-3 se derivó de Cray Research e incluía, por ejemplo, el sistema X Window , compiladores vectorizadores FORTRAN y C , NFS y una pila TCP/IP . [37] [36]