stringtranslate.com

Tensión umbral

Característica de corriente-voltaje de un MOSFET de nanocables (izquierda, utilizando el eje y logarítmico) y una simulación de la densidad electrónica (derecha) que forma un canal de inversión conductivo que se conecta en el voltaje umbral de ~0,45 V. Por debajo de este voltaje fluye muy poca corriente.

El voltaje umbral , comúnmente abreviado como V th o V GS(th) , de un transistor de efecto de campo (FET) es el voltaje mínimo de compuerta a fuente (V GS ) que se necesita para crear una ruta conductora entre los terminales de fuente y drenaje. Es un factor de escala importante para mantener la eficiencia energética.

Cuando se hace referencia a un transistor de efecto de campo de unión (JFET), el voltaje umbral a menudo se denomina voltaje de estrangulamiento . [1] [2] Esto es algo confuso ya que el estrangulamiento aplicado al transistor de efecto de campo de puerta aislada (IGFET) se refiere al estrangulamiento del canal que conduce a un comportamiento de saturación de corriente bajo una alta polarización de fuente-drenaje, aunque la corriente nunca se interrumpe. A diferencia del estrangulamiento , el término voltaje umbral es inequívoco y se refiere al mismo concepto en cualquier transistor de efecto de campo.

Principios básicos

En los dispositivos de modo de mejora de canal n , no existe un canal conductor de forma natural dentro del transistor. Sin V GS , los iones dopantes añadidos al cuerpo del FET forman una región sin portadores móviles llamada región de agotamiento . Un V GS positivo atrae a los electrones que flotan libremente dentro del cuerpo hacia la compuerta. Pero se deben atraer suficientes electrones cerca de la compuerta para contrarrestar los iones dopantes y formar un canal conductor. Este proceso se llama inversión . El canal conductor se conecta desde la fuente al drenaje en el voltaje umbral del FET . Incluso más electrones atraen hacia la compuerta a un V GS más alto , lo que ensancha el canal.

Lo contrario es cierto para el transistor MOS de "modo de mejora" de canal p. Cuando V GS = 0, el dispositivo está "APAGADO" y el canal está abierto/no conductor. La aplicación de un voltaje de compuerta negativo al MOSFET de "modo de mejora" de tipo p mejora la conductividad del canal y lo activa.

Por el contrario, los dispositivos de modo de agotamiento de canal n tienen un canal conductor que existe naturalmente dentro del transistor. En consecuencia, el término voltaje umbral no se aplica fácilmente al encendido de dichos dispositivos, sino que se usa para indicar el nivel de voltaje en el que el canal es lo suficientemente ancho para permitir que los electrones fluyan fácilmente. [ cita requerida ] Este umbral de facilidad de flujo también se aplica a los dispositivos de modo de agotamiento de canal p , en los que un voltaje negativo de la compuerta al cuerpo/fuente crea una capa de agotamiento al forzar a los huecos cargados positivamente a alejarse de la interfaz compuerta-aislante/semiconductor, dejando expuesta una región libre de portadores de iones aceptores inmóviles y cargados negativamente.

En el caso de un transistor MOS de canal n con agotamiento, una tensión GS negativa suficiente agotará (de ahí su nombre) los electrones libres del canal conductor, apagando el transistor. Del mismo modo, en el caso de un transistor MOS de canal p con "modo de agotamiento", una tensión compuerta-fuente positiva suficiente agotará los huecos libres del canal, apagando el transistor.

En los transistores planos anchos, el voltaje de umbral es esencialmente independiente del voltaje de drenaje-fuente (V DS ) y, por lo tanto, es una característica bien definida; sin embargo, es menos claro en los MOSFET modernos de tamaño nanométrico debido a la reducción de la barrera inducida por el drenaje .

En las figuras, la fuente (lado izquierdo) y el drenaje (lado derecho) están etiquetados como n+ para indicar regiones n fuertemente dopadas (azules). El dopante de la capa de agotamiento está etiquetado como N A para indicar que los iones en la capa de agotamiento (rosa) están cargados negativamente y hay muy pocos huecos. En la masa (roja) el número de huecos p = N A hace que la carga de la masa sea neutra.

Si el voltaje de la compuerta está por debajo del voltaje umbral (figura de la izquierda), el transistor en "modo de mejora" se apaga y, idealmente, no hay corriente desde el drenaje hasta la fuente del transistor. De hecho, hay una corriente incluso para polarizaciones de compuerta por debajo del umbral ( corriente de fuga por debajo del umbral ), aunque es pequeña y varía exponencialmente con la polarización de la compuerta. Por lo tanto, las hojas de datos especificarán el voltaje umbral de acuerdo con una cantidad de corriente medible especificada (comúnmente 250 μA o 1 mA).

Si el voltaje de la compuerta es superior al voltaje umbral (figura derecha), el transistor en "modo de mejora" se activa, debido a que hay muchos electrones en el canal en la interfaz óxido-silicio, lo que crea un canal de baja resistencia donde la carga puede fluir desde el drenador a la fuente. Para voltajes significativamente superiores al umbral, esta situación se denomina inversión fuerte. El canal se estrecha cuando V D > 0 porque la caída de voltaje debido a la corriente en el canal resistivo reduce el campo de óxido que sostiene el canal a medida que se aproxima al drenador.

Efecto corporal

El efecto de cuerpo es el cambio en el voltaje umbral en una cantidad aproximadamente igual al cambio en el voltaje fuente-volumen, , porque el cuerpo influye en el voltaje umbral (cuando no está ligado a la fuente). Puede considerarse como una segunda compuerta y, a veces, se lo denomina compuerta trasera , y, en consecuencia, el efecto de cuerpo a veces se denomina efecto de compuerta trasera . [3]

Para un MOSFET nMOS en modo de mejora, el efecto del cuerpo sobre el voltaje umbral se calcula de acuerdo con el modelo de Shichman-Hodges, [4] que es preciso para nodos de proceso más antiguos, [ aclaración necesaria ] utilizando la siguiente ecuación:

dónde;

es el voltaje umbral cuando hay polarización del sustrato,

es el sesgo de sustrato de fuente a cuerpo,

es el potencial superficial,

es el voltaje umbral para polarización de sustrato cero,

es el parámetro del efecto corporal,

es el espesor del óxido,

es la permitividad del óxido ,

es la permitividad del silicio,

es una concentración de dopaje,

es carga elemental .

Dependencia del espesor del óxido

En un nodo de tecnología determinado, como el proceso CMOS de 90 nm , el voltaje umbral depende de la elección del óxido y del espesor del óxido . Utilizando las fórmulas corporales anteriores, es directamente proporcional a , y , que es el parámetro para el espesor del óxido.

Por lo tanto, cuanto más fino sea el espesor del óxido, menor será el voltaje umbral. Aunque esto puede parecer una mejora, no es gratis, ya que cuanto más fino sea el espesor del óxido, mayor será la corriente de fuga subumbral a través del dispositivo. En consecuencia, la especificación de diseño para un espesor de óxido de compuerta de 90 nm se estableció en 1 nm para controlar la corriente de fuga. [5] Este tipo de tunelización se denomina tunelización de Fowler-Nordheim. [6]

dónde;

y son constantes,

es el campo eléctrico a través del óxido de la puerta.

Antes de reducir las características de diseño a 90 nm, una solución común para este problema era un enfoque de óxido dual para crear el espesor del óxido. Con una tecnología de proceso de 90 nm, en algunos casos se ha adoptado un enfoque de óxido triple. [7] Se utiliza un óxido fino estándar para la mayoría de los transistores, otro para las celdas de controlador de E/S y un tercero para las celdas de transistores de memoria y paso. Estas diferencias se basan puramente en las características del espesor del óxido en el voltaje umbral de las tecnologías CMOS.

Dependencia de la temperatura

Al igual que en el caso del espesor del óxido que afecta el voltaje umbral, la temperatura tiene un efecto sobre el voltaje umbral de un dispositivo CMOS. Ampliación de parte de la ecuación en la sección sobre el efecto del cuerpo

dónde;

es la mitad del potencial de contacto,

es la constante de Boltzmann ,

es la temperatura,

es la carga elemental ,

es un parámetro de dopaje,

es el parámetro de dopaje intrínseco del sustrato.

Vemos que el potencial de superficie tiene una relación directa con la temperatura. Si observamos más arriba, el voltaje umbral no tiene una relación directa, pero no es independiente de los efectos. Esta variación suele estar entre −4 mV/K y −2 mV/K, dependiendo del nivel de dopaje. [8] Para un cambio de 30 °C, esto da como resultado una variación significativa con respecto al parámetro de diseño de 500 mV que se utiliza habitualmente para el nodo de tecnología de 90 nm.

Dependencia de fluctuaciones aleatorias de dopantes

La fluctuación aleatoria de dopantes (RDF) es una forma de variación del proceso que resulta de la variación en la concentración de impurezas implantadas. En los transistores MOSFET, la RDF en la región del canal puede alterar las propiedades del transistor, especialmente el voltaje umbral. En las tecnologías de proceso más nuevas, la RDF tiene un efecto mayor porque el número total de dopantes es menor. [9]

Se están realizando trabajos de investigación para suprimir la fluctuación del dopante que conduce a la variación del voltaje umbral entre dispositivos sometidos al mismo proceso de fabricación. [10]

Véase también

Referencias

  1. ^ "Transistor de efecto de campo de unión (JFET)" (PDF) . Apuntes de la clase ETEE3212 . Esto se denomina voltaje umbral o de estrangulamiento y se produce en v GS = V GS(OFF) .
  2. ^ Sedra, Adel S.; Smith, Kenneth C. "5.11 EL TRANSISTOR DE EFECTO DE CAMPO DE UNIÓN (JFET)" (PDF) . Circuitos microelectrónicos . Para los JFET, el voltaje umbral se denomina voltaje de estrangulamiento y se denota V P .
  3. ^ Marco Delaurenti, tesis doctoral, Técnicas de diseño y optimización de circuitos VLSI de alta velocidad (1999) Archivado el 10 de noviembre de 2014 en Wayback Machine.
  4. ^ Informe NanoDotTek NDT14-08-2007, 12 de agosto de 2007
  5. ^ Sugii, Watanabe y Sugatani. Diseño de transistores para la generación de 90 nm y más allá (2002)
  6. ^ SM Sze, Física de dispositivos semiconductores , segunda edición, Nueva York: Wiley and Sons, 1981, págs. 496–504.
  7. ^ Anil Telikepalli, Xilinx Inc., Consideraciones de potencia en el diseño con FPGA de 90 nm (2005))[1]
  8. ^ Weste y Eshraghian, Principios de diseño CMOS VLSI: una perspectiva de sistemas , segunda edición, (1993) págs. 48 ISBN 0-201-53376-6 
  9. ^ Asenov, A. Huang, Reducción de voltaje umbral inducido por dopantes aleatorios y fluctuaciones en MOSFET de menos de 0,1 μm: un estudio de simulación "atomista" en 3D, Electron Devices, IEEE Transactions, 45, número 12
  10. ^ Asenov, A. Huang, Supresión de fluctuaciones aleatorias de voltaje umbral inducidas por dopantes en MOSFET sub-0,1 μm con canales epitaxiales y dopados con δ, Electron Devices, IEEE Transactions, 46, número: 8

Enlaces externos