El transistor de efecto de campo de túnel (TFET) es un tipo experimental de transistor. Aunque su estructura es muy similar a la de un transistor de efecto de campo de semiconductor de óxido metálico ( MOSFET ), el mecanismo de conmutación fundamental difiere, lo que hace de este dispositivo un candidato prometedor para la electrónica de baja potencia . Los TFET conmutan modulando la tunelización cuántica a través de una barrera en lugar de modular la emisión termoiónica sobre una barrera como en los MOSFET tradicionales. Debido a esto, los TFET no están limitados por la cola de portadores de Maxwell-Boltzmann térmica, que limita la oscilación del subumbral de la corriente de drenaje del MOSFET a aproximadamente 60 mV/ década de corriente a temperatura ambiente.
Los estudios sobre el TFET se remontan a Stuetzer, quien en 1952 publicó las primeras investigaciones sobre un transistor que contenía los elementos básicos del TFET, una unión pn con compuerta. Sin embargo, el control de la conductividad superficial informado no estaba relacionado con la tunelización. [1] El primer TFET se informó en 1965. [2] Joerg Appenzeller y sus colegas de IBM fueron los primeros en demostrar que eran posibles oscilaciones de corriente por debajo del límite de 60 mV por década del MOSFET. En 2004, informaron que habían creado un transistor de túnel con un canal de nanotubos de carbono y una oscilación subumbral de solo 40 mV por década. [3] El trabajo teórico ha indicado que se pueden obtener ahorros de energía significativos utilizando TFET de bajo voltaje en lugar de MOSFET en circuitos lógicos. [4]
En los dispositivos MOSFET clásicos, los 60 mV/década son un límite fundamental para el escalamiento de potencia. La relación entre la corriente de encendido y la corriente de apagado (especialmente la fuga por debajo del umbral, uno de los principales contribuyentes al consumo de energía) está dada por la relación entre el voltaje de umbral y la pendiente por debajo del umbral, por ejemplo:
La velocidad del transistor es proporcional a la corriente de encendido: cuanto mayor sea la corriente de encendido, más rápido podrá un transistor cargar su abanico de salida (carga capacitiva consecutiva). Para una velocidad de transistor dada y una fuga de subumbral máxima aceptable, la pendiente de subumbral define un cierto voltaje de umbral mínimo. Reducir el voltaje de umbral es una parte esencial para la idea de escala de campo constante . Desde 2003, los principales desarrolladores de tecnología se quedaron casi estancados en el escalado de voltaje de umbral y, por lo tanto, tampoco pudieron escalar el voltaje de suministro (que debido a razones técnicas tiene que ser al menos 3 veces el voltaje de umbral para dispositivos de alto rendimiento). Como consecuencia, la velocidad del procesador no se desarrolló tan rápido como antes de 2003 (ver Beyond CMOS ). La llegada de un dispositivo TFET de producción en masa con una pendiente muy por debajo de 60 mV/década permitirá a la industria continuar con las tendencias de escala de la década de 1990, donde la frecuencia del procesador se duplicaba cada 3 años.
La estructura básica de un TFET es similar a la de un MOSFET, excepto que los terminales de fuente y drenaje de un TFET están dopados con tipos opuestos (ver figura). Una estructura común de un dispositivo TFET consiste en una unión PIN ( tipo p , intrínseca , tipo n ), en la que el potencial electrostático de la región intrínseca está controlado por un terminal de compuerta .
El dispositivo funciona aplicando una polarización de compuerta de modo que se produzca una acumulación de electrones en la región intrínseca para un TFET de tipo n. Con una polarización de compuerta suficiente, se produce una tunelización de banda a banda (BTBT) cuando la banda de conducción de la región intrínseca se alinea con la banda de valencia de la región P. Los electrones de la banda de valencia de la región de tipo p se tunelizan hacia la banda de conducción de la región intrínseca y la corriente puede fluir a través del dispositivo. [5] A medida que se reduce la polarización de compuerta, las bandas se desalinean y la corriente ya no puede fluir.
Un grupo de IBM fue el primero en demostrar que era posible que se produjeran oscilaciones de corriente por debajo del límite de 60 mV por década del MOSFET. En 2004, informaron sobre un transistor túnel con un canal de nanotubos de carbono y una oscilación por debajo del umbral de sólo 40 mV por década. [6]
En 2010, se habían fabricado muchos TFET en diferentes sistemas de materiales [4] , pero ninguno había podido demostrar una pendiente de subumbral pronunciada en las corrientes de excitación requeridas para las aplicaciones principales. En IEDM' 2016, un grupo de la Universidad de Lund demostró un TFET de nanocables verticales InAs / GaAsSb / GaSb [7] , que exhibe una oscilación de subumbral de 48 mV/década, una corriente de encendido de 10,6 μA/μm para una corriente de apagado de 1 nA/μm a un voltaje de suministro de 0,3 V, lo que demuestra el potencial de superar a los MOSFET de Si a un voltaje de suministro inferior a 0,3 V.
Se han propuesto estructuras TFET de pozo cuántico a pozo cuántico de cuerpo delgado con doble puerta para superar algunos desafíos asociados con la estructura TFET lateral, como su requisito de perfiles de dopaje ultra nítidos; sin embargo, dichos dispositivos pueden verse afectados por fugas de puerta debido a grandes campos verticales en la estructura del dispositivo. [8]
Las simulaciones realizadas en 2013 mostraron que los TFET que utilizan InAs-GaSb pueden tener una oscilación de subumbral de 33 mV/década en condiciones ideales. [9]
El uso de heteroestructuras de van der Waals para TFET se propuso en 2016. [10]
