La terminación en matriz ( ODT ) es la tecnología en la que la resistencia de terminación para la adaptación de impedancia en líneas de transmisión se ubica dentro de un chip semiconductor en lugar de en una placa de circuito impreso (PCB).
En aplicaciones de baja frecuencia (velocidad de borde lento), las líneas de interconexión se pueden modelar como circuitos "agrupados". En este caso, no es necesario considerar el concepto de "rescisión". En condiciones de baja frecuencia, se puede suponer que cada punto de un cable de interconexión tiene el mismo voltaje que cualquier otro punto en cualquier momento.
Sin embargo, si el retraso de propagación en un cable, traza de PCB, cable o conector es significativo (por ejemplo, si el retraso es mayor que 1/6 del tiempo de subida de la señal digital), el modelo de circuito "agrupado" no es válido. ya no es válida y la interconexión debe ser analizada como una línea de transmisión . En una línea de transmisión, la ruta de interconexión de señales se modela como un circuito que contiene inductancia, capacitancia y resistencia distribuidas en toda su longitud.
Para que una línea de transmisión minimice la distorsión de la señal, la impedancia de cada ubicación en la línea de transmisión debe ser uniforme en toda su longitud. Si hay algún lugar en la línea donde la impedancia no es uniforme por alguna razón (circuito abierto, discontinuidad de impedancia, material diferente), la señal se modifica por reflexión en el punto de cambio de impedancia, lo que resulta en distorsión, timbre, etc.
Cuando la ruta de la señal tiene discontinuidad de impedancia, en otras palabras, una falta de coincidencia de impedancia, entonces se coloca una impedancia de terminación con la cantidad equivalente de impedancia en el punto de discontinuidad de la línea. Esto se describe como "terminación". Por ejemplo, se pueden colocar resistencias en las placas base de las computadoras para terminar los buses de alta velocidad. Hay varias formas de terminación dependiendo de cómo estén conectadas las resistencias a la línea de transmisión. La terminación en paralelo y la terminación en serie son ejemplos de metodologías de terminación.
En lugar de tener la terminación resistiva necesaria ubicada en la placa base, la terminación se encuentra dentro de los chips semiconductores, una técnica llamada terminación On-Die (abreviada como ODT).
Aunque las resistencias de terminación de la placa base reducen algunos reflejos en las líneas de señal, no pueden evitar los reflejos resultantes de las líneas terminales que se conectan a los componentes de la tarjeta del módulo (por ejemplo, el módulo DRAM). Una señal que se propaga desde el controlador a los componentes encuentra una discontinuidad de impedancia en el ramal que conduce a los componentes del módulo. La señal que se propaga a lo largo del trozo hasta el componente (por ejemplo, componente DRAM) se reflejará en la línea de señal, introduciendo así ruido no deseado en la señal. Además, la terminación en matriz puede reducir la cantidad de elementos de resistencia y cableado complejo en la placa base . En consecuencia, el diseño del sistema puede ser más sencillo y rentable.
La terminación en el chip se implementa con varias combinaciones de resistencias en el silicio DRAM junto con otros árboles de circuitos. Los diseñadores de circuitos DRAM pueden utilizar una combinación de transistores que tienen diferentes valores de resistencia de encendido. En el caso de DDR2, hay tres tipos de resistencias internas de 150 ohmios, 75 ohmios y 50 ohmios. Las resistencias se pueden combinar para crear un valor de impedancia equivalente adecuado hacia el exterior del chip, mediante el cual la línea de señal (línea de transmisión) de la placa base está controlada por la señal de operación de terminación en el chip. Cuando existe un circuito de control del valor de terminación en matriz, el controlador DRAM gestiona la resistencia de terminación en matriz a través de un registro de configuración programable que reside en la DRAM. Los valores de terminación interna en DDR3 son 120 ohmios, 60 ohmios, 40 ohmios, etc.
La utilización de la terminación en matriz (ODT) implica dos pasos. Primero, se debe seleccionar el valor de terminación en matriz (ODT) dentro de la DRAM. En segundo lugar, se puede habilitar/deshabilitar dinámicamente usando el pin ODT del controlador ODT. Para configurar ODT pueden existir diferentes métodos. En DRAM, esto se hace configurando el registro de modo extendido del dispositivo con el valor ODT adecuado.
Existen requisitos de sincronización sincrónicos y asincrónicos, según el estado del dispositivo DRAM. Básicamente, la Terminación On-Die (ODT) se activa justo antes de la transferencia de datos y luego se apaga inmediatamente después. Si hay más de un dispositivo DRAM cargado en el canal, la DRAM activa o inactiva puede terminar la señal. Esta flexibilidad permite que se produzca una terminación óptima con la precisión necesaria.
Intentemos comprender cómo funciona la terminación integrada (ODT) en las operaciones de lectura y escritura de DRAM. Todas las señales de grupos de datos se incluyen en la singularización punto a punto. Las señales del grupo de datos son controladas por el controlador DRAM en las escrituras y por las memorias DRAM durante las lecturas. No se necesitan resistencias externas en estas rutas en PCB ya que el controlador DRAM y la memoria están equipados con ODT. Los receptores en ambos casos (memoria DRAM en escrituras y controlador DRAM en lecturas) afirmarán las terminaciones integradas (ODT) en los momentos apropiados. Los siguientes diagramas muestran las impedancias observadas en estas redes durante los ciclos de escritura y lectura.
Tomemos un ejemplo de las impedancias observadas en las redes durante un ciclo de escritura como se muestra en la siguiente imagen. Durante las escrituras, la impedancia de salida del dispositivo DRAM es de aproximadamente 45 Ω. Se recomienda implementar la SDRAM con 240Ω. Suponiendo que la resistencia RZQ es de 240 Ω, las resistencias de terminación se pueden configurar para presentar una terminación integrada (ODT) de RZQ/4 para una terminación efectiva de 40 Ω.
La imagen muestra las impedancias observadas en las redes de PCB durante un ciclo de lectura. Durante las lecturas, se recomienda configurar la DRAM para una impedancia de unidad efectiva de RZQ/7 o 34 Ω (suponiendo que la resistencia RZQ sea de 240 Ω). La terminación integrada (ODT) dentro del controlador DRAM tendrá una impedancia Thevenin efectiva de 45 Ω.
Ahora hablemos de las señales de paso, que incluyen los grupos de enrutamiento de dirección, control, comando y reloj. Las señales de paso consisten en el enrutamiento de paso desde el controlador DRAM, stubs en cada SDRAM y terminaciones después de la última SDRAM. En este ejemplo, los grupos de dirección, control y comando terminarán a través de una resistencia de 39,2-2 al VTT.
Los pares de relojes terminarán a través de resistencias de 39,2 Ω en un nodo común conectado a un condensador que luego se conectará a VDDQ. El controlador DRAM presentará una impedancia de salida de 45-2 al controlar estas señales.
[2] [3] [4] [5]