El reloj sincrónico de fuente se refiere a una técnica utilizada para cronometrar símbolos en una interfaz digital. Específicamente, se refiere a la técnica de hacer que el dispositivo transmisor envíe una señal de reloj junto con las señales de datos. La temporización de las señales de datos unidireccionales está referenciada al reloj (a menudo llamado luz estroboscópica) generado por el mismo dispositivo que genera esas señales, y no a un reloj global (es decir, generado por un bus maestro). En comparación con otras topologías de reloj digital, como los relojes síncronos del sistema, donde se alimenta una fuente de reloj global a todos los dispositivos del sistema, una topología de reloj síncrono de fuente puede alcanzar velocidades mucho más altas.
Este tipo de sincronización es común en interfaces de alta velocidad entre microchips, incluida DDR SDRAM , interfaz SGI XIO , Intel Front Side Bus para procesadores x86 e Itanium , HyperTransport , SPI-4.2 y muchos otros.
Una razón por la que la sincronización de fuente es útil es que se ha observado que todos los circuitos dentro de un dispositivo semiconductor determinado experimentan aproximadamente la misma variación de temperatura de voltaje de proceso (PVT). Esto significa que el retraso en la propagación de la señal experimentado por los datos a través de un dispositivo rastrea el retraso experimentado por el reloj a través de ese mismo dispositivo a través de PVT. Esta ventaja permite un funcionamiento a mayor velocidad en comparación con la técnica tradicional de proporcionar el reloj desde un tercer dispositivo tanto al transmisor como al receptor. Otro beneficio es que no se requieren circuitos de recuperación de datos o de recuperación de datos de reloj de mayor complejidad (como PLL ) cuando se utiliza esta técnica.
O, en lugar de velocidades de reloj más altas, los sistemas grandes que aprovechan la sincronización de la fuente pueden tener el beneficio de una mayor tolerancia a la variación PVT de sus componentes individuales.
Los elementos lógicos síncronos , como los flip-flops, tienen criterios de sincronización estática que deben cumplirse para que funcionen correctamente. En una topología de reloj síncrono del sistema donde se envía un reloj alineado sesgado a todos los dispositivos, los criterios son
Una topología de reloj síncrono de origen elimina dos de estos factores, y . Lo primero se elimina, ya que tanto las señales de reloj como las de datos son impulsadas por flip-flops idénticos en el mismo silicio a la misma temperatura y voltaje, igualando así lo visto tanto por el reloj como por los datos. Este último se elimina por la misma razón: dado que el reloj y los datos son controlados por dispositivos idénticos y (idealmente) conectados con cables de igual longitud, la desviación entre el reloj y los datos se reduce considerablemente. Por este motivo, se puede reducir considerablemente. Dado que la frecuencia es inversamente proporcional al período del reloj, como resultado, la frecuencia del reloj aumenta.
Un inconveniente de utilizar la sincronización de la fuente es la creación de un dominio de reloj separado en el dispositivo receptor, concretamente el dominio de reloj de la luz estroboscópica generada por el dispositivo transmisor. Este dominio de reloj estroboscópico a menudo no está sincronizado con el dominio de reloj central del dispositivo receptor. Para el funcionamiento adecuado de los datos recibidos con otros datos ya presentes en el dispositivo, se requiere una etapa adicional de lógica de sincronización para transferir los datos recibidos al dominio de reloj central del dispositivo receptor. Esta etapa a menudo se puede encontrar junto con la lógica síncrona de origen. Esto generalmente resulta en una mayor complejidad del sistema en comparación con los sistemas con sincronización global, pero los beneficios generalmente son mucho mayores que este aumento en la complejidad.
En los buses de transferencia de datos bidireccionales, se pueden enviar dos luces estroboscópicas unidireccionales opuestas desde cada dispositivo. A menudo, en este caso la luz estroboscópica funciona libremente. Es decir, la luz estroboscópica continúa alternando si se están transfiriendo datos o no.
Otra variación es compartir el mismo bus para transferir la luz estroboscópica. En este caso, la luz estroboscópica solo puede ser transferida por el dispositivo que envía los datos y puede requerir la transmisión de preámbulos y postámbulos para indicar el inicio y el final de las luces estroboscópicas. (Ejemplo: DDR2 ).
En procesadores o ASIC grandes , pueden existir múltiples luces estroboscópicas y grupos de datos (bits de datos asociados a la misma luz estroboscópica) entre los mismos dos dispositivos para tener en cuenta las variaciones de PVT ligeramente diferentes en diferentes regiones del mismo chip.
