En telecomunicaciones , un código de línea sin retorno a cero ( NRZ ) es un código binario en el que los unos están representados por una condición significativa , generalmente un voltaje positivo, mientras que los ceros están representados por alguna otra condición significativa, generalmente un voltaje negativo. sin otra condición neutral o de reposo.
Para una velocidad de señalización de datos determinada , es decir, velocidad de bits , el código NRZ requiere sólo la mitad del ancho de banda de banda base requerido por el código Manchester (el ancho de banda de banda de paso es el mismo). Los pulsos en NRZ tienen más energía que un código de retorno a cero (RZ), que también tiene un estado de reposo adicional además de las condiciones para unos y ceros.
Cuando se utiliza para representar datos en un esquema de comunicación asíncrona , la ausencia de un estado neutral requiere otros mecanismos para la sincronización de bits cuando no hay disponible una señal de reloj separada. Dado que NRZ no es inherentemente una señal de sincronización automática , se debe utilizar alguna técnica de sincronización adicional para evitar deslizamientos de bits ; ejemplos de tales técnicas son una restricción de longitud de ejecución limitada y una señal de sincronización paralela.
NRZ puede hacer referencia a cualquiera de los siguientes códigos de línea del serializador :
El código NRZ también se puede clasificar como polar o no polar , donde polar se refiere a un mapeo de voltajes de +V y −V, y no polar se refiere a un mapeo de voltaje de +V y 0, para los valores binarios correspondientes. de 0 y 1.
"Uno" está representado por una polarización de CC en la línea de transmisión (convencionalmente positiva), mientras que "cero" está representado por la ausencia de polarización: la línea a 0 voltios o conectada a tierra. Por esta razón también se le conoce como "codificación on-off". En lenguaje de reloj, un "uno" pasa o permanece en un nivel sesgado en el flanco posterior del reloj del bit anterior, mientras que "cero" pasa o permanece sin sesgo en el flanco posterior del reloj del bit anterior. Entre las desventajas del NRZ unipolar está que permite series largas sin cambios, lo que dificulta la sincronización, aunque esto no es exclusivo del caso unipolar. Una solución es no enviar bytes sin transiciones. Más críticos, y exclusivos de NRZ unipolar, son los problemas relacionados con la presencia de un nivel de CC transmitido: el espectro de potencia de la señal transmitida no se aproxima a cero en frecuencia cero. Esto conduce a dos problemas importantes: primero, la potencia de CC transmitida conduce a mayores pérdidas de energía que otras codificaciones, y segundo, la presencia de un componente de señal de CC requiere que la línea de transmisión esté acoplada a CC.
"Uno" está representado por un nivel físico (normalmente un voltaje positivo), mientras que "cero" está representado por otro nivel (normalmente un voltaje negativo). En lenguaje de reloj, en el nivel NRZ bipolar, el voltaje "oscila" de positivo a negativo en el flanco de salida del ciclo de reloj de bits anterior.
Un ejemplo de esto es RS-232 , donde "uno" es de -12 V a -5 V y "cero" es de +5 V a +12 V.
"Uno" está representado por ningún cambio en el nivel físico, mientras que "cero" está representado por un cambio en el nivel físico. En lenguaje de reloj, el nivel pasa en el flanco posterior del reloj del bit anterior para representar un "cero".
Este "cambio en cero" lo utilizan el control de enlace de datos de alto nivel y USB . Ambos evitan largos períodos sin transiciones (incluso cuando los datos contienen secuencias largas de 1 bit) mediante el uso de inserción de cero bits . Los transmisores HDLC insertan un bit 0 después de 5 bits 1 contiguos (excepto cuando se transmite el delimitador de trama "01111110"). Los transmisores USB insertan un bit 0 después de 6 bits 1 consecutivos. El receptor en el otro extremo utiliza cada transición, tanto desde los bits 0 en los datos como desde estos bits 0 adicionales que no son datos, para mantener la sincronización del reloj. De lo contrario, el receptor ignora estos bits 0 que no son datos.
El no retorno a cero, invertido ( NRZI , también conocido como no retorno a cero IBM , [1] código de inhibición , [2] o código IBM [2] ) fue ideado por Bryon E. Phelps ( IBM ) en 1956 [2] [3] Es un método de mapear una señal binaria a una señal física para su transmisión a través de algún medio de transmisión . La señal NRZI de dos niveles distingue los bits de datos por la presencia o ausencia de una transición en un límite de reloj. La señal codificada NRZI se puede decodificar sin ambigüedades después de pasar por una ruta de datos que no conserva la polaridad.
En la práctica, el valor de bit que corresponde a una transición varía; NRZI se aplica igualmente a ambos. El almacenamiento magnético generalmente utiliza la convención NRZ-M, de marca sin retorno a cero : un 1 lógico se codifica como una transición y un 0 lógico se codifica como sin transición. Los protocolos HDLC y Universal Serial Bus utilizan la convención de espacio sin retorno a cero NRZ-S opuesta : un 0 lógico es una transición y un 1 lógico no es una transición. Ninguna codificación NRZI garantiza que el flujo de bits codificado tenga transiciones.
Un receptor asíncrono utiliza un reloj de bits independiente que está sincronizado en fase detectando transiciones de bits. Cuando un receptor asíncrono decodifica un bloque de bits sin una transición más larga que el período de la diferencia entre la frecuencia de los relojes de bits de transmisión y recepción, el reloj de bits del decodificador es 1 bit anterior al del codificador, lo que resulta en la inserción de un bit duplicado en el flujo de datos decodificado, o el reloj de bits del decodificador, es 1 bit más tarde que el codificador, lo que da como resultado que se elimine un bit duplicado del flujo de datos decodificado. Ambos se denominan "deslizamiento de bits", lo que indica que la fase del reloj de bits se ha deslizado un período de bits.
Forzar transiciones a intervalos más cortos que el período de diferencia de reloj de bits permite utilizar un receptor asíncrono para flujos de bits NRZI. Las transiciones adicionales necesariamente consumen parte de la capacidad de velocidad del canal de datos. No consumir más capacidad de canal de la necesaria para mantener la sincronización del reloj de bits sin aumentar los costos relacionados con la complejidad es un problema con muchas soluciones posibles.
Se han utilizado codificaciones de longitud de ejecución limitada (RLL) para dispositivos de almacenamiento en cinta y disco magnético que utilizan códigos RLL de velocidad fija que aumentan la velocidad de datos del canal en una fracción conocida de la velocidad de datos de información. HDLC y USB utilizan relleno de bits : insertar un bit 0 adicional antes de la codificación NRZ-S para forzar una transición en la secuencia de datos codificados después de 5 (HLDC) o 6 (USB) bits 1 consecutivos. El relleno de bits consume la capacidad del canal sólo cuando es necesario, pero da como resultado una velocidad de datos de información variable.
El NRZI sincronizado ( SNRZI ) y la grabación codificada por grupo ( GCR ) son formas modificadas de NRZI. [4] En SNRZI-M cada grupo de 8 bits se amplía a 9 bits mediante un 1 para insertar una transición para la sincronización. [4]
Retorno a cero describe un código de línea utilizado en telecomunicaciones en el que la señal cae (regresa) a cero entre cada pulso . Esto ocurre incluso si en la señal aparecen varios 0 o 1 consecutivos. La señal se sincroniza automáticamente . Esto significa que no es necesario enviar un reloj separado junto con la señal, pero requiere usar el doble de ancho de banda para lograr la misma velocidad de datos en comparación con el formato sin retorno a cero.
El cero entre cada bit es una condición neutral o de reposo, como una amplitud cero en la modulación de amplitud de pulso (PAM), un cambio de fase cero en la modulación por desplazamiento de fase (PSK) o una frecuencia media en la modulación por desplazamiento de frecuencia (FSK). . Esa condición cero suele estar a medio camino entre la condición significativa que representa un bit 1 y la otra condición significativa que representa un bit 0.
Aunque el retorno a cero contiene una disposición para la sincronización, todavía puede tener un componente DC que resulte en una desviación de la línea de base durante cadenas largas de 0 o 1 bits, al igual que el código de línea sin retorno a cero.
Este artículo incorpora material de dominio público de la Norma Federal 1037C. Administración de Servicios Generales . Archivado desde el original el 22 de enero de 2022. (en apoyo de MIL-STD-188 ).