En electrónica digital , el abanico es el número de entradas de compuerta impulsadas por la salida de otra compuerta lógica única.
En la mayoría de los diseños, las puertas lógicas están conectadas para formar circuitos más complejos. Si bien ninguna entrada de puerta lógica puede ser alimentada por más de una salida a la vez sin causar competencia, es común que una salida esté conectada a varias entradas. La tecnología utilizada para implementar puertas lógicas generalmente permite que una cierta cantidad de entradas de puerta se conecten directamente entre sí sin circuitos de interfaz adicionales. La distribución máxima de una salida mide su capacidad de conducción de carga: es el mayor número de entradas de puertas del mismo tipo a las que se puede conectar la salida de forma segura.
Los límites máximos de distribución generalmente se indican para una familia lógica o dispositivo determinado en las hojas de datos del fabricante. Estos límites suponen que los dispositivos controlados son miembros de la misma familia.
Se requiere un análisis más complejo que el de entrada y salida cuando dos familias lógicas diferentes están interconectadas. La distribución en abanico está determinada en última instancia por las corrientes máximas de fuente y sumidero de una salida y las corrientes máximas de fuente y sumidero de las entradas conectadas; el dispositivo de accionamiento debe ser capaz de suministrar o absorber en su salida la suma de las corrientes necesarias o proporcionadas (según si la salida es un nivel lógico de tensión alta o baja) por todas las entradas conectadas, manteniendo las especificaciones de tensión de salida. Para cada familia lógica, normalmente el fabricante define una entrada "estándar" con corrientes de entrada máximas en cada nivel lógico, y la distribución de una salida se calcula como el número de estas entradas estándar que se pueden activar en el peor de los casos. . (Por lo tanto, es posible que una salida pueda en realidad impulsar más entradas que las especificadas por distribución, incluso de dispositivos dentro de la misma familia, si los dispositivos particulares que se activan absorben y/o generan menos corriente, como se informa en sus hojas de datos, que un dispositivo "estándar" de esa familia). En última instancia, si un dispositivo tiene la capacidad de distribución para controlar (con confiabilidad garantizada) un conjunto de entradas se determina sumando todas las corrientes de fuente de entrada baja (máx.) especificadas. en las hojas de datos de los dispositivos accionados, sumando todas las corrientes disipadoras de entrada alta (máx.) de esos mismos dispositivos y comparando esas sumas con las especificaciones máximas garantizadas de corriente disipadora baja de salida y corriente fuente alta de salida del dispositivo impulsor, respectivamente. . Si ambos totales están dentro de los límites del dispositivo controlador, entonces tiene la capacidad de distribución de CC para controlar esas entradas en esos dispositivos como un grupo; de lo contrario, no la tiene, independientemente del número de distribución proporcionado por el fabricante. Sin embargo, para cualquier fabricante de buena reputación, si este análisis actual revela que el dispositivo no puede controlar las entradas, el número de distribución estará de acuerdo.
Cuando se requiere una conmutación de señal de alta velocidad, la impedancia de CA de la salida, las entradas y los conductores entre ellas pueden reducir significativamente la capacidad efectiva de excitación de la salida, y este análisis de CC puede no ser suficiente. Consulte Distribución de CA a continuación.
Una puerta lógica perfecta tendría una impedancia de entrada infinita y una impedancia de salida cero , lo que permitiría que una salida de puerta controlara cualquier número de entradas de puerta. Sin embargo, dado que las tecnologías de fabricación del mundo real exhiben características que no son perfectas, se alcanzará un límite en el que una salida de compuerta no puede conducir más corriente a las entradas de compuerta posteriores; intentar hacerlo hace que el voltaje caiga por debajo del nivel definido para el nivel lógico. en ese cable, provocando errores.
La distribución es la cantidad de entradas que se pueden conectar a una salida antes de que la corriente requerida por las entradas exceda la corriente que puede entregar la salida manteniendo los niveles lógicos correctos. Las cifras actuales pueden ser diferentes para los estados de cero lógico y uno lógico y en ese caso debemos tomar el par que da el despliegue inferior. Esto se puede expresar matemáticamente como
¿Dónde está la función del suelo ?
Basándonos solo en estas cifras, las puertas lógicas TTL están limitadas a quizás de 2 a 10, dependiendo del tipo de puerta, mientras que las puertas CMOS tienen ventiladores de CC que generalmente son mucho más altos de lo que es probable que ocurra en circuitos prácticos (por ejemplo, utilizando las especificaciones de NXP Semiconductor). para sus chips CMOS de la serie HEF4000 a 25 °C y 15 V se obtiene una distribución en abanico de 34 000).
Sin embargo, las entradas de puertas reales tienen capacitancia y resistencia a los rieles de suministro de energía . Esta capacitancia ralentizará la transición de salida de la puerta anterior y, por tanto, aumentará su retardo de propagación . Como resultado, en lugar de una distribución fija, el diseñador se enfrenta a una compensación entre la distribución y el retraso de propagación (que afecta la velocidad máxima del sistema en general). Este efecto es menos marcado para los sistemas TTL, lo cual es una de las razones por las que TTL mantuvo una ventaja de velocidad sobre CMOS durante muchos años.
A menudo, una sola señal (como ejemplo extremo, la señal del reloj) necesita controlar más de 10 cosas en un chip. En lugar de simplemente cablear la salida de una puerta a 1000 entradas diferentes, los diseñadores de circuitos han descubierto que se ejecuta mucho más rápido si tiene un árbol (como ejemplo extremo, un árbol de reloj ); por ejemplo, tener la salida de esa puerta con 10 buffers. (o de manera equivalente, un búfer escalado 10 veces más grande que el búfer de tamaño mínimo), esos búferes controlan otros 100 búferes (o de manera equivalente, un búfer escalado 100 veces más grande que el búfer de tamaño mínimo), y esos búferes finales para controlar los 1000 entradas deseadas. Durante el diseño físico , algunas herramientas de diseño VLSI realizan la inserción de buffer como parte del cierre del diseño de integridad de la señal .
Del mismo modo, en lugar de simplemente cablear los 64 bits de salida a una única puerta NOR de 64 entradas para generar la bandera Z en una ALU de 64 bits, los diseñadores de circuitos han descubierto que se ejecuta mucho más rápido si se tiene un árbol; por ejemplo, tener la Z bandera generada por una puerta NOR de 8 entradas, y cada una de sus entradas generada por una puerta OR de 8 entradas.
Con reminiscencias de la economía de base , una estimación del retraso total de dicho árbol (el número total de etapas por el retraso de cada etapa) da un óptimo (retraso mínimo) cuando cada etapa del árbol se escala en e , aproximadamente 2,7. Las personas que diseñan circuitos integrados digitales normalmente insertan árboles cuando es necesario, de modo que la entrada y salida de todas y cada una de las puertas del chip esté entre 2 y 10. [1]
Por lo tanto, la distribución dinámica o de CA, y no la distribución de CC, es el principal factor limitante en muchos casos prácticos, debido a la limitación de velocidad. Por ejemplo, supongamos que un microcontrolador tiene 3 dispositivos en sus líneas de dirección y datos, y el microcontrolador puede controlar 35 pF de capacitancia del bus a su velocidad máxima de reloj. Si cada dispositivo tiene 8 pF de capacitancia de entrada, entonces solo se permiten 11 pF de capacitancia de traza. (Las trazas de enrutamiento en placas de circuito impreso generalmente tienen 1-2 pF por pulgada, por lo que las trazas en este caso pueden tener una longitud máxima de 5,5 pulgadas). Si no se puede cumplir esta condición de longitud de traza, entonces el microcontrolador debe ejecutarse en un bus más lento. velocidad para un funcionamiento confiable, o se debe insertar en el circuito un chip buffer con una unidad de corriente más alta. Una unidad de corriente más alta aumenta la velocidad ya que ; más simplemente, la corriente es la tasa de flujo de carga, por lo que el aumento de corriente carga la capacitancia más rápido y el voltaje a través de un capacitor es igual a la carga dividida por la capacitancia. Entonces, con más corriente, el voltaje cambia más rápido, lo que permite una señalización más rápida a través del bus.
Desafortunadamente, debido a las velocidades más altas de los dispositivos modernos, es posible que se requieran simulaciones IBIS para determinar exactamente la distribución dinámica, ya que la distribución dinámica no está claramente definida en la mayoría de las hojas de datos. (Consulte el enlace externo para obtener más información).
