La memoria registrada (también llamada memoria intermedia ) es una memoria de computadora que tiene un registro entre los módulos DRAM y el controlador de memoria del sistema . Un módulo de memoria registrada coloca menos carga eléctrica en un controlador de memoria que uno no registrado. La memoria registrada permite que un sistema informático permanezca estable con más módulos de memoria de los que tendría de otra manera.
Cuando se compara la memoria convencional con la memoria registrada, la memoria convencional suele denominarse memoria sin búfer o memoria no registrada . Cuando la memoria registrada se fabrica como un módulo de memoria dual en línea (DIMM), se denomina RDIMM . De manera similar, una DIMM no registrada se denomina UDIMM o simplemente "DIMM".
La memoria registrada suele ser más cara debido a los circuitos adicionales necesarios y al menor número de unidades vendidas , por lo que generalmente solo se encuentra en aplicaciones donde la necesidad de escalabilidad y robustez supera la necesidad de un precio bajo; por ejemplo, la memoria registrada generalmente se usa en servidores .
Aunque la mayoría de los módulos de memoria registrados también cuentan con memoria de código de corrección de errores (ECC), también es posible que los módulos de memoria registrados no sean de corrección de errores o viceversa. La memoria ECC no registrada es compatible y se utiliza en placas base de estaciones de trabajo o servidores de nivel básico que no admiten grandes cantidades de memoria. [1]
Normalmente, el uso de memoria registrada conlleva una penalización de rendimiento. Cada lectura o escritura se almacena en un búfer de un ciclo entre el bus de memoria y la DRAM, por lo que se puede pensar que la RAM registrada funciona un ciclo de reloj por detrás de la DRAM no registrada equivalente. Con SDRAM , esto solo se aplica al primer ciclo de una ráfaga.
Sin embargo, esta pérdida de rendimiento no es universal. Hay muchos otros factores que intervienen en la velocidad de acceso a la memoria. Por ejemplo, la serie de procesadores Intel Westmere 5600 accede a la memoria mediante intercalación , en la que el acceso a la memoria se distribuye entre tres canales. Si se utilizan dos DIMM de memoria por canal, hay una reducción del ancho de banda de memoria máximo para esta configuración con UDIMM de aproximadamente un 5 % en comparación con RDIMM. [2] [3]
Por lo general, la placa base debe coincidir con el tipo de memoria; como resultado, la memoria registrada no funcionará en una placa base que no esté diseñada para ella, y viceversa. Algunas placas base de PC aceptan o requieren memoria registrada, pero los módulos de memoria registrados y no registrados no se pueden mezclar. [4] Existe mucha confusión entre la memoria registrada y la memoria ECC ; se cree ampliamente que la memoria ECC (que puede o no estar registrada) no funcionará en absoluto en una placa base sin soporte ECC, ni siquiera sin proporcionar la funcionalidad ECC, aunque los problemas de compatibilidad en realidad surgen cuando se intenta usar memoria registrada (que a menudo admite ECC y se describe como RAM ECC) en una placa base de PC que no lo admite.
Los módulos DIMM registrados (con búfer) (R-DIMM) insertan un búfer entre los pines de los buses de comandos y direcciones en el DIMM y los chips de memoria. Un DIMM de alta capacidad puede tener numerosos chips de memoria, cada uno de los cuales debe recibir la dirección de memoria, y su capacitancia de entrada combinada limita la velocidad a la que puede funcionar el bus de memoria. Al redistribuir las señales de comandos y direcciones dentro del R-DIMM, esto permite que se conecten más chips al bus de memoria. [6] El costo es una mayor latencia de la memoria , como resultado de un [ cita requerida ] ciclo de reloj adicional requerido para que la dirección atraviese el búfer adicional. Los primeros módulos de RAM registrados eran físicamente incompatibles con los módulos de RAM no registrados, pero las dos variantes de R-DIMM SDRAM son mecánicamente intercambiables y algunas placas base pueden admitir ambos tipos. [7]
Los módulos DIMM de carga reducida (LR-DIMM o LRDIMM) son similares a los R-DIMM, pero también añaden un búfer a las líneas de datos. En otras palabras, los LR-DIMM almacenan en búfer tanto las líneas de control como las de datos, manteniendo al mismo tiempo la naturaleza paralela de todas las señales. Como resultado, los LR-DIMM proporcionan grandes capacidades máximas de memoria en general, al tiempo que evitan los problemas de rendimiento y consumo de energía de los FB-DIMM, inducidos por la conversión requerida entre las formas de señal en serie y en paralelo. [6] [8]
Los módulos DIMM con memoria intermedia completa (FB-DIMM) aumentan aún más la capacidad máxima de memoria en sistemas grandes, utilizando un chip de memoria intermedia más complejo para traducir entre el bus ancho de los chips SDRAM estándar y un bus de memoria serial estrecho de alta velocidad. En otras palabras, todas las transferencias de control, dirección y datos a los FB-DIMM se realizan de manera serial, mientras que la lógica adicional presente en cada FB-DIMM transforma las entradas seriales en señales paralelas necesarias para controlar los chips de memoria. [8] Al reducir la cantidad de pines necesarios por bus de memoria, las CPU podrían admitir más buses de memoria, lo que permite un mayor ancho de banda y capacidad de memoria total . Desafortunadamente, la traducción aumentó aún más la latencia de la memoria, y los complejos chips de memoria intermedia de alta velocidad consumían una cantidad significativa de energía y generaban mucho calor.
Tanto los módulos FB-DIMM como los LR-DIMM están diseñados principalmente para minimizar la carga que un módulo de memoria representa para el bus de memoria. No son compatibles con los módulos R-DIMM y las placas base que los requieren normalmente no aceptan ningún otro tipo de módulo de memoria.
Esto da como resultado una reducción del ancho de banda de memoria máximo para configuraciones 2DPC con UDIMM de aproximadamente un 5 % en comparación con RDIMM.
.
Pero cuando se utilizan 2 DIMM por canal de memoria, debido a la alta carga eléctrica en las líneas de dirección y control, el controlador de memoria utiliza algo llamado sincronización "2T" o "2N" para UDIMM.
En consecuencia, cada comando que normalmente toma un solo ciclo de reloj se extiende a dos ciclos de reloj para permitir el tiempo de estabilización. Por lo tanto, para dos o más DIMM por canal, los RDIMM tendrán una latencia más baja y un mejor ancho de banda que los UDIMM.