Un modelo de fallas es un modelo de ingeniería de algo que podría salir mal en la construcción o el funcionamiento de un equipo. A partir del modelo, el diseñador o el usuario pueden predecir las consecuencias de esa falla en particular. Los modelos de fallas se pueden utilizar en casi todas las ramas de la ingeniería.
Fallos estáticos, que dan valores incorrectos a cualquier velocidad y se sensibilizan realizando una sola operación:
El modelo de falla atascada . Una señal, o salida de compuerta, está atascada en un valor 0 o 1, independientemente de las entradas al circuito.
El modelo de falla de puenteo . Dos señales están conectadas entre sí cuando no deberían estarlo. Según el circuito lógico empleado, esto puede dar como resultado una función lógica OR o AND cableada . Dado que hay O(n^2) fallas de puenteo potenciales, normalmente se limitan a señales que están físicamente adyacentes en el diseño.
Los fallos de los transistores . Este modelo se utiliza para describir los fallos de las puertas lógicas CMOS. A nivel de transistor, un transistor puede quedarse atascado en cortocircuito o atascado en abierto. En el caso de quedarse atascado en cortocircuito, un transistor se comporta como si siempre estuviera conduciendo (o atascado en funcionamiento), y en el caso de quedarse atascado en abierto es cuando un transistor nunca conduce corriente (o está atascado en apagado). El atascado en cortocircuito producirá un cortocircuito entre VDD y VSS.
El modelo de falla abierta. En este caso, se supone que hay un cable roto y que una o más entradas están desconectadas de la salida que debería accionarlas. Al igual que con las fallas de puenteo, el comportamiento resultante depende de la implementación del circuito.
Las fallas dinámicas solo ocurren a velocidad y se sensibilizan al realizar múltiples operaciones de forma secuencial:
El modelo de falla de retardo de transición (o falla de transición), donde la señal eventualmente asume el valor correcto, pero más lentamente (o raramente, más rápidamente) de lo normal.
Modelo de defectos con pequeños retrasos [1] [2]
Presunción de culpa
Un modelo de falla, cae dentro de uno de los siguientes supuestos:
Supuesto de falla única: solo ocurre una falla en un circuito. Si definimos k tipos de fallas posibles en nuestro modelo de fallas, el circuito tiene n líneas de señal; por supuesto de falla única, el número total de fallas únicas es k × n.
supuesto de fallo múltiple: pueden producirse fallos múltiples en un circuito.
Colapso por falla
Hay dos formas principales de colapsar conjuntos de fallas en conjuntos más pequeños.
La equivalencia colapsa
Es posible que dos o más fallas produzcan el mismo comportamiento defectuoso para todos los patrones de entrada. Estas fallas se denominan fallas equivalentes. Cualquier falla individual del conjunto de fallas equivalentes puede representar el conjunto completo. En este caso, se requieren muchas menos de k × n pruebas de fallas para un circuito con n líneas de señal. La eliminación de fallas equivalentes de todo el conjunto de fallas se denomina colapso de fallas. El colapso de fallas reduce significativamente la cantidad de fallas a verificar.
En el diagrama de ejemplo, las fallas rojas son equivalentes a las fallas que se señalan con las flechas, por lo que esas fallas rojas se pueden eliminar del circuito. En este caso, la relación de colapso de fallas es 12/20.
El dominio se está derrumbando
Ejemplo de dominio de falla para una puerta NAND
Se dice que la falla F es dominante sobre F' si todas las pruebas de F' detectan F. En este caso, F puede eliminarse de la lista de fallas. Si F domina a F' y F' domina a F, entonces estas dos fallas son equivalentes. [3]
En el ejemplo, se ha mostrado una compuerta NAND, el conjunto de todos los valores de entrada que pueden comprobar la salida SA0 es {00,01,10}. El conjunto de todos los valores de entrada que pueden comprobar la primera entrada SA1 es {01}. En este caso, la falla de salida SA0 es dominante y se puede eliminar de la lista de fallas.
Colapso funcional
Dos fallas son funcionalmente equivalentes si producen funciones defectuosas idénticas [4] o podemos decir que dos fallas son funcionalmente equivalentes si no podemos distinguirlas en las salidas primarias (PO) con cualquier vector de prueba de entrada. [5]
En contextos aeroespaciales
Un modelo de fallas en un contexto aeroespacial es un conjunto de información estructurada que ayuda a los usuarios o sistemas a identificar y aislar un problema que ocurre en un motor, una unidad reemplazable en línea (LRU) o una unidad de potencia auxiliar (APU) durante un vuelo. Asociado a este modelo de fallas puede haber un procedimiento de reparación sugerido junto con referencias a manuales de mantenimiento de aeronaves (~ Manual de mantenimiento ligero).
^ "OPTIMIZACIÓN DE LA GENERACIÓN DE PATRONES DE PRUEBA UTILIZANDO TOP-OFF ATPG"
^ "Modelado de fallas", [Universidad de Michigan]
^ "Uso de jerarquía en la automatización del diseño: el problema del colapso de fallas", [ 11.° Simposio de diseño y pruebas VLSI en Calcuta, 8 al 11 de agosto de 2007 ]
^ Andreas Veneris, Robert Chang, Magdy S. Abadir, Sep Seyedi, "Equivalencia de fallas funcionales y generación de pruebas de diagnóstico en circuitos lógicos combinacionales utilizando ATPG convencional"
