La prueba Iddq es un método para probar circuitos integrados CMOS en busca de fallas de fabricación. Se basa en la medición de la corriente de suministro (Idd) en estado de reposo (cuando el circuito no está conmutando y las entradas se mantienen en valores estáticos). La corriente consumida en el estado se denomina comúnmente Iddq por Idd (en reposo) y de ahí el nombre.
Las pruebas Iddq utilizan el principio de que en un circuito digital CMOS en reposo que funciona correctamente , no hay una ruta de corriente estática entre la fuente de alimentación y la tierra, excepto por una pequeña cantidad de fuga. Muchos fallos comunes en la fabricación de semiconductores harán que la corriente aumente en órdenes de magnitud, lo que se puede detectar fácilmente. Esto tiene la ventaja de comprobar el chip en busca de muchos posibles fallos con una sola medición. Otra ventaja es que puede detectar fallos que no se encuentran con los vectores de prueba de falla atascada convencionales .
Las pruebas Iddq son algo más complejas que simplemente medir la corriente de suministro. Si una línea está en cortocircuito a Vdd, por ejemplo, no consumirá corriente adicional si la compuerta que impulsa la señal intenta establecerla en '1'. Sin embargo, una entrada diferente que intente establecer la señal en 0 mostrará un gran aumento en la corriente de reposo, lo que indica una pieza defectuosa. Las pruebas Iddq típicas pueden usar aproximadamente 20 entradas. Tenga en cuenta que las entradas de prueba Iddq solo requieren controlabilidad y no observabilidad . Esto se debe a que la observabilidad se realiza a través de la conexión de suministro de energía compartida.
Las pruebas Iddq tienen muchas ventajas:
Desventaja: En comparación con las pruebas de cadena de escaneo , las pruebas Iddq requieren mucho tiempo y, por lo tanto, son más costosas, como se logra con las mediciones actuales que toman mucho más tiempo que la lectura de pines digitales en la producción en masa.
A medida que la geometría del dispositivo se reduce, es decir, los transistores y las puertas se vuelven más pequeños, lo que da como resultado procesadores y SoC más grandes y complejos (consulte la ley de Moore ), la corriente de fuga se vuelve mucho más alta y menos predecible. Esto hace que sea difícil distinguir una parte de baja fuga con un defecto de una parte de alta fuga natural. Además, aumentar el tamaño del circuito significa que una sola falla tendrá un efecto porcentual menor, lo que dificulta la detección de la prueba. Sin embargo, Iddq es tan útil que los diseñadores están tomando medidas para mantenerlo funcionando. Una técnica particular que ayuda es la compuerta de energía , donde toda la fuente de alimentación de cada bloque se puede apagar usando un interruptor de baja fuga. Esto permite que cada bloque se pruebe individualmente o en combinación, lo que hace que las pruebas sean mucho más fáciles en comparación con probar el chip completo.
Straka, B.; Manhaeve, Hans; Vanneuville, J.; Svajda, M. (1998). "Una unidad de medición IDDQ fuera del chip totalmente controlada digitalmente". Actas - Diseño, automatización y pruebas en Europa, DATE . Diseño, automatización y pruebas en Europa. págs. 495–500.
Sabade, Sagar; Walker, DMH (junio de 2004). "Métodos de prueba basados en IDDX: una encuesta". ACM Transactions on Design Automation of Electronic Systems . 9 (2): 159–198. doi :10.1145/989995.989997. S2CID 6401125 . Consultado el 11 de noviembre de 2018 .