En diseño electrónico , un núcleo de propiedad intelectual de semiconductores ( núcleo SIP ), núcleo IP o bloque IP es una unidad reutilizable de lógica, celda o diseño de circuito integrado que es propiedad intelectual de una de las partes. Los núcleos IP pueden ser licenciados a otra parte o ser propiedad y utilizados por una sola parte. El término proviene de la licencia de la patente o el derecho de autor del código fuente que existe en el diseño. Los diseñadores de sistemas en chip (SoC), circuitos integrados específicos de la aplicación (ASIC) y sistemas de lógica de matriz de puertas programables en campo (FPGA) pueden usar núcleos IP como bloques de construcción.
La concesión de licencias y el uso de núcleos de propiedad intelectual en el diseño de chips se convirtieron en una práctica común en la década de 1990. [1] Había muchos licenciantes y también muchas fundiciones que competían en el mercado. En 2013, los núcleos de propiedad intelectual con mayor número de licencias eran los de Arm Holdings (43,2 % de cuota de mercado), Synopsys Inc. (13,9 % de cuota de mercado), Imagination Technologies (9 % de cuota de mercado) y Cadence Design Systems (5,1 % de cuota de mercado). [2]
El uso de un núcleo IP en el diseño de chips es comparable al uso de una biblioteca para la programación informática o de un componente de circuito integrado discreto para el diseño de placas de circuito impreso . Cada uno es un componente reutilizable de lógica de diseño con una interfaz y un comportamiento definidos que han sido verificados por su creador y están integrados en un diseño más amplio.
Los núcleos IP se ofrecen comúnmente como RTL sintetizable en un lenguaje de descripción de hardware como Verilog o VHDL . Estos son análogos a los lenguajes de bajo nivel como C en el campo de la programación informática. Los núcleos IP entregados a los diseñadores de chips como RTL permiten a los diseñadores de chips modificar los diseños a nivel funcional, aunque muchos proveedores de IP no ofrecen garantía ni soporte para los diseños modificados. [ cita requerida ]
Los núcleos IP también se ofrecen a veces como listas de conexiones genéricas a nivel de puerta . La lista de conexiones es una representación en álgebra booleana de la función lógica del IP implementada como puertas genéricas o celdas estándar específicas del proceso . Un núcleo IP implementado como puertas genéricas se puede compilar para cualquier tecnología de proceso. Una lista de conexiones a nivel de puerta es análoga a una lista de código ensamblador en el campo de la programación informática. Una lista de conexiones proporciona al proveedor del núcleo IP una protección razonable contra la ingeniería inversa. Véase también Protección del diseño de la disposición de circuitos integrados .
Tanto los núcleos de lista de conexiones como los sintetizables se denominan núcleos blandos, ya que ambos permiten un flujo de diseño de síntesis , colocación y enrutamiento ( SPR ).
Los núcleos duros (o macros duros) son núcleos IP analógicos o digitales cuya función no puede ser modificada significativamente por los diseñadores de chips. Estos se definen generalmente como una descripción física de nivel inferior que es específica para una tecnología de proceso particular. Los núcleos duros suelen ofrecer una mejor previsibilidad del rendimiento y el área de sincronización del chip para su tecnología particular. [ cita requerida ]
La lógica analógica y de señal mixta se distribuye generalmente como núcleos duros. Por lo tanto, los IP analógicos ( SerDes , PLL , DAC , ADC , PHY , etc.) se proporcionan a los fabricantes de chips en formato de diseño de transistor (como GDSII ). Los núcleos IP digitales a veces también se ofrecen en formato de diseño.
Los diseños de transistores de bajo nivel deben obedecer las reglas de diseño de procesos de la fundición de destino. Por lo tanto, los núcleos duros entregados para el proceso de una fundición no se pueden trasladar fácilmente a un proceso o fundición diferente. Los operadores de fundiciones comerciales (como IBM , Fujitsu , Samsung , TI , etc.) ofrecen varias funciones de IP de macrohard diseñadas para sus propios procesos de fundición, lo que ayuda a garantizar la retención del cliente .
Muchos de los núcleos IP más conocidos son diseños de microprocesadores blandos . Sus conjuntos de instrucciones varían desde pequeños procesadores de 8 bits, como el 8051 y el PIC , hasta procesadores de 32 y 64 bits, como las arquitecturas ARM o las arquitecturas RISC-V . Dichos procesadores forman el "cerebro" de muchos sistemas integrados . Suelen ser conjuntos de instrucciones RISC en lugar de conjuntos de instrucciones CISC como x86 porque se requiere menos lógica. Por lo tanto, los diseños son más pequeños. Además, los líderes x86, Intel y AMD, protegen en gran medida la propiedad intelectual de sus diseños de procesadores y no utilizan este modelo de negocio para sus líneas de microprocesadores x86-64 .
Los núcleos IP también tienen licencia para varios controladores periféricos, como PCI Express , SDRAM , Ethernet , pantalla LCD , audio AC'97 y USB . Muchas de esas interfaces requieren lógica digital y núcleos IP analógicos para controlar y recibir señales de alta velocidad, alto voltaje o alta impedancia fuera del chip.
Los núcleos IP de lógica digital "cableados" (a diferencia de los microprocesadores programables por software descritos anteriormente) también tienen licencia para funciones fijas como decodificación de audio MP3 , GPU 3D , codificación/decodificación de video digital y otras funciones DSP como FFT , DCT o codificación Viterbi .
Los desarrolladores y licenciantes de núcleos de propiedad intelectual varían en tamaño, desde individuos hasta corporaciones multimillonarias. Los desarrolladores, así como sus clientes fabricantes de chips, están ubicados en todo el mundo.
La propiedad intelectual de silicio ( SIP , silicon IP ) es un modelo de negocio para una empresa de semiconductores en el que concede licencias de su tecnología a un cliente como propiedad intelectual . Una empresa con un modelo de negocio de este tipo es una empresa de semiconductores fabless , que no proporciona chips físicos a sus clientes, sino que simplemente facilita el desarrollo de chips del cliente ofreciendo ciertos bloques funcionales. Normalmente, los clientes son empresas de semiconductores o desarrolladores de módulos con desarrollo de semiconductores interno. Una empresa que desee fabricar un dispositivo complejo puede conceder licencias de los derechos para utilizar los bloques funcionales bien probados de otra empresa, como un microprocesador , en lugar de desarrollar su propio diseño, lo que requeriría tiempo y costes adicionales.
La industria de la propiedad intelectual de silicio ha tenido un crecimiento estable durante muchos años. Las empresas de propiedad intelectual de silicio más exitosas, a menudo denominadas las IP estrella , incluyen ARM Holdings y Synopsys . Gartner Group estimó el valor total de las ventas relacionadas con la propiedad intelectual de silicio en 1.500 millones de dólares estadounidenses en 2005, con un crecimiento anual esperado de alrededor del 30%. [3] [ necesita actualización ]
El fortalecimiento de la propiedad intelectual es un proceso para reutilizar diseños probados y generar soluciones de rápida comercialización y bajo riesgo en la fabricación para proporcionar propiedad intelectual (PI) (o propiedad intelectual de silicio) de núcleos de diseño.
Por ejemplo, un procesador de señal digital (DSP) se desarrolla a partir de núcleos blandos de formato RTL y se puede orientar a varias tecnologías o diferentes fundiciones para producir diferentes implementaciones. El proceso de endurecimiento de IP es desde un núcleo blando hasta generar núcleos duros (hardware) reutilizables [ aclaración necesaria ] . Una ventaja principal de dicha IP dura es sus características predecibles, ya que la IP ha sido preimplementada, mientras que ofrece la flexibilidad de los núcleos blandos. Puede venir con un conjunto de modelos para simulaciones para verificación.
El esfuerzo por endurecer la propiedad intelectual blanda requiere emplear la calidad de la tecnología de destino, los objetivos de diseño y la metodología. La propiedad intelectual dura ha sido probada en la tecnología y la aplicación de destino. Por ejemplo, se dice que el núcleo duro en formato GDS II es limpio en DRC ( verificación de reglas de diseño ) y LVS (ver Disposición versus esquema ), es decir, que puede pasar todas las reglas requeridas para la fabricación por la fundición específica. [4] [5]
Desde aproximadamente el año 2000, OpenCores.org ofrece varios núcleos blandos, en su mayoría escritos en VHDL y Verilog . Todos estos núcleos se proporcionan bajo licencias de software libre y de código abierto, como la Licencia Pública General GNU o licencias similares a BSD . [6] Desde 2010, iniciativas como RISC-V han provocado una expansión masiva en el número de núcleos IP disponibles (casi 50 en 2019 [7] ). Esto ha ayudado a aumentar la colaboración en el desarrollo de diseños seguros y eficientes. [8]